時(shí)間：2023-11-28 16:18:38
開篇：寫作不僅是一種記錄，更是一種創(chuàng)造，它讓我們能夠捕捉那些稍縱即逝的靈感，將它們永久地定格在紙上。下面是小編精心整理的12篇邏輯電路設(shè)計(jì)方法，希望這些內(nèi)容能成為您創(chuàng)作過程中的良師益友，陪伴您不斷探索和進(jìn)步。
關(guān)鍵詞： 組合邏輯電路；Multisim ；仿真
0 引言
組合邏輯電路是指在任何時(shí)刻，輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合，而與電路以前狀態(tài)無關(guān)，而與其他時(shí)間的狀態(tài)無關(guān)。組合邏輯電路的分析和設(shè)計(jì)是數(shù)字電路中一個(gè)重要組成部分[1]，對(duì)于初學(xué)者和大多數(shù)電子設(shè)計(jì)人員來說，掌握了一定的基本分析和設(shè)計(jì)方法后，設(shè)計(jì)出來的結(jié)果仍然不夠理想，特別是經(jīng)過實(shí)際焊接電路或在面包板上搭接電路，再用儀表和分析儀器來分析判斷結(jié)果后，設(shè)計(jì)達(dá)不到要求，就要重新設(shè)計(jì)，反反復(fù)復(fù)不但費(fèi)時(shí)費(fèi)力，浪費(fèi)材料，而且在搭接電路過程中由于焊接而帶來的虛焊、漏焊等接觸不良現(xiàn)象，可能引發(fā)一系列電路問題，這些都極大的消弱設(shè)計(jì)者的積極性。隨著計(jì)算機(jī)技術(shù)的發(fā)展和電路設(shè)計(jì)仿真軟件不斷出現(xiàn)，運(yùn)用電路設(shè)計(jì)仿真軟件設(shè)計(jì)電路，是提高組合邏輯電路設(shè)計(jì)水平和設(shè)計(jì)能力的有效方法[2]。
Multisim軟件是加拿大Interactive Image Technologies
公司（圖像交互技術(shù)公司，簡(jiǎn)稱IIT公司）在1998年推出EWB5.0
（Electronic Workbench，稱為“虛擬電子實(shí)驗(yàn)室”）的基礎(chǔ)上推出的一款更高版本的電路設(shè)計(jì)與仿真軟件[3-4]。將Multisim軟件應(yīng)用于數(shù)字電路教學(xué)和科研中，可以使組合邏輯電路的分析和設(shè)計(jì)變得簡(jiǎn)潔、方便，有利于更好更快的達(dá)到組合邏輯電路的分析和設(shè)計(jì)的目的。
因此本文利用四輸入表決電路設(shè)計(jì)來對(duì)比傳統(tǒng)設(shè)計(jì)方法和Multisim軟件設(shè)計(jì)方法過程。
1 傳統(tǒng)組合邏輯電路設(shè)計(jì)
傳統(tǒng)組合邏輯電路設(shè)計(jì)一般步驟為：分析任務(wù)要求列出真值表，通過真值表求出邏輯表達(dá)式并根據(jù)器件化簡(jiǎn)，畫出邏輯電路圖，最后根據(jù)邏輯電路圖構(gòu)建實(shí)驗(yàn)電路驗(yàn)證結(jié)果。邏輯化簡(jiǎn)是組合邏輯設(shè)計(jì)的關(guān)鍵步驟之一，為了使電路簡(jiǎn)單、使用器件少，要求邏輯表達(dá)式盡可能簡(jiǎn)化。但是考慮電路選取器件、穩(wěn)定可靠等要求，最簡(jiǎn)化設(shè)計(jì)往往不是最終的邏輯表達(dá)式[5]。下面就以設(shè)計(jì)四輸入表決電路為例來分析組合邏輯電路設(shè)計(jì)的一般步驟過程。
2.1 四輸入表決電路分析
現(xiàn)在有四輸入表決電路如圖1所示，這一電路具有怎樣的功能呢？邏輯轉(zhuǎn)換儀提供了八個(gè)輸入和一個(gè)輸出端，我們將待分析電路連到邏輯轉(zhuǎn)換
儀的輸入和輸出端上，如圖3所示，按下按鈕①，可以將待分析電路轉(zhuǎn)換為真值表，此時(shí)可以接著按下按鈕②或③，將會(huì)把真值表轉(zhuǎn)換為邏輯表達(dá)式。利用此方法在分析組合邏輯電路時(shí)，可以省去復(fù)雜的邏輯計(jì)算，使得分析復(fù)雜組合邏輯電路變得更加簡(jiǎn)單。
2.2 四輸入表決電路設(shè)計(jì)
最后，需要驗(yàn)證邏輯電路設(shè)計(jì)，我們可以直接在Multisim
關(guān)鍵詞：組合邏輯電路設(shè)計(jì) 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象 門電路多余輸入端
中圖分類號(hào)：TN492 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2013）08-0155-01
組合邏輯電路的設(shè)計(jì)是根據(jù)給定的邏輯功能要求，用最少的邏輯門加以實(shí)現(xiàn)的過程，通常以電路簡(jiǎn)單，所用器件最少為目標(biāo)。
1 組合邏輯電路的設(shè)計(jì)
在教學(xué)過程中，學(xué)生對(duì)組合邏輯電路的設(shè)計(jì)過程覺得比較難，不知從何入手。筆者經(jīng)過多年的教學(xué)，總結(jié)組合邏輯電路的設(shè)計(jì)步驟大致如下：
（1）根據(jù)對(duì)電路邏輯功能的要求，列出真值表；
（2）簡(jiǎn)化和變換邏輯表達(dá)式；
（3）畫出邏輯圖。
當(dāng)然，上述設(shè)計(jì)步驟不是一成不變的，有些邏輯問題較簡(jiǎn)單，某些設(shè)計(jì)步驟就可以省略。這三個(gè)設(shè)計(jì)步驟中，最關(guān)鍵的是第一步，即根據(jù)邏輯要求列真值表。在列真值表時(shí)需弄清楚以下三個(gè)方面的概念：1）輸入、輸出變量是什么？2）0、1代表的含義是什么？3）輸入輸出的關(guān)系是什么？
下面通過具體例子來說明組合邏輯電路的設(shè)計(jì)步驟與方法。
例如設(shè)計(jì)一個(gè)交通燈故障報(bào)警電路，用與非門實(shí)現(xiàn)。交通燈有紅、黃、綠三色，只有其中一只亮為正常狀態(tài)，其余情況為故障狀態(tài)。
第一步：由題意找出輸入、輸出變量，列真值表。
題中出現(xiàn)紅、黃、綠三色交通燈，可分別用三個(gè)變量A、B、C來表示，其中每個(gè)變量1表示燈亮，0表示燈滅；Y表示電路是否報(bào)警，其中1表示報(bào)警，0表示不報(bào)警，根據(jù)題意，列出真值表，如表1所示。
第二步：將真值表寫入卡諾圖如圖1所示，化簡(jiǎn)并轉(zhuǎn)換成與非結(jié)構(gòu)。
第三步：根據(jù)輸出邏輯式畫邏輯圖，如圖2所示。
綜上所述，可看出設(shè)輸入、輸出變量是邏輯電路設(shè)計(jì)的第一關(guān)鍵，只有變量設(shè)得恰當(dāng)，才能根據(jù)題意順利地列出正確的真值表。
2 組合邏輯電路設(shè)計(jì)中注意事項(xiàng)
上面介紹的是組合邏輯的一般設(shè)計(jì)方法，實(shí)際遇到的問題往往比較復(fù)雜，所以設(shè)計(jì)時(shí)應(yīng)注意以下幾點(diǎn)。
2.1 注意組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)
組合邏輯電路設(shè)計(jì)時(shí)，都沒有考慮邏輯門的延遲時(shí)間對(duì)電路產(chǎn)生的影響。實(shí)際上，信號(hào)在通過連線和邏輯門電路時(shí)，都有一定的延時(shí)。延時(shí)的大小與連線的長(zhǎng)短和邏輯門的數(shù)目有關(guān)，同時(shí)還受器件的制造工藝、工作電壓、溫度等條件的影響。信號(hào)的高低電平轉(zhuǎn)換也需要一定的過渡時(shí)間。由于存在這兩方面因素，多路信號(hào)的電平值發(fā)生變化時(shí)，在信號(hào)變化的瞬間，可能與穩(wěn)態(tài)下的邏輯功能不一致，產(chǎn)生錯(cuò)誤輸出，這種現(xiàn)象就是電路中的競(jìng)爭(zhēng)冒險(xiǎn)。冒險(xiǎn)現(xiàn)象降低了邏輯電路的可靠性，因此在設(shè)計(jì)組合電路時(shí)要盡量地發(fā)現(xiàn)和消除冒險(xiǎn)現(xiàn)象。
2.2 注意門電路多余輸入端的處理
利用邏輯門電路（CMOS或TTL）實(shí)現(xiàn)具體的電路時(shí)，應(yīng)注意邏輯門多余端的處理。
集成邏輯門電路在使用時(shí)，一般不讓多余的輸入端懸空，以防止干擾信號(hào)引入。對(duì)于多余端的處理一是將它與其他輸入端并接在一起。二是根據(jù)邏輯要求，與門或與非門的多余輸入端通過1～3kΩ電阻接正電源，對(duì)CMOS電路可以直接接電源；或門或者或非們的多余輸入端接地。對(duì)于高速電路的設(shè)計(jì)，并接會(huì)增加輸入端等效電容性負(fù)載，而使信號(hào)的傳輸速度下降，最好采用如圖3所示。
參考文獻(xiàn)
[1]康華光.電子技術(shù)基礎(chǔ)數(shù)字部分（第四版）[M].高等教育出版社，2000.
[2]許小軍.電子技術(shù)試驗(yàn)與課程設(shè)計(jì)指導(dǎo)[M].南京：東南大學(xué)出版社，2004.
關(guān)鍵詞:EDA技術(shù);現(xiàn)場(chǎng)可編程邏輯器件;教學(xué)改革
中圖分類號(hào):G642 文獻(xiàn)標(biāo)識(shí)碼:A
“數(shù)字邏輯電路”課程在高等院校電氣信息類學(xué)科各專業(yè)教育中的作用舉足輕重,一方面,它是電氣信息類學(xué)科最重要的專業(yè)基礎(chǔ)課之一,是學(xué)生鞏固理論知識(shí),學(xué)好眾多專業(yè)課程的基礎(chǔ),將影響學(xué)生對(duì)以后專業(yè)課程的學(xué)習(xí)興趣;另一方面,它具有極強(qiáng)的邏輯性和實(shí)用性,通過這門課程的學(xué)習(xí),可以培養(yǎng)學(xué)生動(dòng)手能力和創(chuàng)新能力。目前,懂?dāng)?shù)字電路設(shè)計(jì)、FPGA的專業(yè)人才備受用人單位青睞,這賦予了“數(shù)字邏輯電路”課程教學(xué)更加重要的現(xiàn)實(shí)意義。
然而,高等院校“數(shù)字邏輯電路”教學(xué)存在教學(xué)效果不明顯,學(xué)生收獲甚小等問題。理論課的學(xué)習(xí)最終是為培養(yǎng)和提高學(xué)生的動(dòng)手能力和創(chuàng)新能力。但不少學(xué)生反映,他們?cè)谶@門課程上花費(fèi)了很多時(shí)間,認(rèn)為“學(xué)得不錯(cuò)”,課本中較難的題目也都能很快作答,只是到了實(shí)踐環(huán)節(jié),特別遇到實(shí)際工程,就感覺束手無策。
教學(xué)活動(dòng)中應(yīng)當(dāng)強(qiáng)調(diào)給學(xué)生留有足夠的想象空間,引導(dǎo)學(xué)生培養(yǎng)邏輯思維能力和創(chuàng)新應(yīng)用、開發(fā)數(shù)字邏輯電路器件的能力。通過課程的教學(xué),使學(xué)生掌握邏輯代數(shù)和邏輯設(shè)計(jì)基礎(chǔ)理論,掌握數(shù)字邏輯電路分析和數(shù)字邏輯電路設(shè)計(jì)的基本方法,為他們今后在信息技術(shù)天地中馳騁奠定堅(jiān)實(shí)的硬件基礎(chǔ)。為此,我們以“實(shí)用、有趣、建立學(xué)生自信”為指導(dǎo)思想,探索數(shù)字邏輯電路理論及實(shí)驗(yàn)教學(xué)改革方法。從理論教學(xué)、實(shí)驗(yàn)教學(xué)等方面對(duì)“數(shù)字邏輯電路”教學(xué)進(jìn)行大膽改革,摒棄陳舊的教學(xué)內(nèi)容和落后的教學(xué)手段,在實(shí)驗(yàn)環(huán)節(jié),以活潑的實(shí)驗(yàn)來促進(jìn)理論教學(xué),調(diào)動(dòng)學(xué)生主動(dòng)性。
1傳統(tǒng)數(shù)字邏輯電路教學(xué)存在問題分析
我們?cè)?jīng)設(shè)計(jì)了一些數(shù)字邏輯電路工程應(yīng)用中較為基礎(chǔ)的例子,通過多種形式向多所院校相關(guān)專業(yè)的本科生、研究生做過一次非正式調(diào)查,要求被調(diào)查者使用數(shù)字電路邏輯模塊,實(shí)現(xiàn)如下設(shè)計(jì):
(1) 設(shè)計(jì)電子開關(guān),當(dāng)鍵盤按下,LED燈亮,再次按下LED燈滅,再按下亮。要求采用3種以上方式,需要考慮消除按鍵信號(hào)中的毛刺。
(2) 用8路撥碼開關(guān)和一個(gè)按鍵設(shè)計(jì)一個(gè)密碼鎖,通過撥碼開關(guān)設(shè)置密碼,按下按鍵作為確認(rèn),如果密碼輸入3次錯(cuò)誤,密碼鎖失效。
(3) 實(shí)現(xiàn)一個(gè)秒表,已知:6個(gè)共陽極七段碼的a,b,c,d,e,f,g分別相連,其中各七段碼的共陽端分別引出。
(4) 給定一段樂譜,用蜂鳴器實(shí)現(xiàn)樂譜的播放。
(5) 設(shè)計(jì)一個(gè)串行通信模塊,實(shí)現(xiàn)數(shù)據(jù)到PC的傳輸,要求9600波特率,無校驗(yàn)位。
(6) 以555電路為基礎(chǔ),用手指作為啟動(dòng)源,當(dāng)手觸摸電路后,LED燈亮10秒后熄滅。
(7) 一塊8x8的點(diǎn)陣LED,設(shè)行為x,列為y,(0≤x≤7,0≤y≤7),當(dāng)y0為高,x0為低,坐標(biāo)為(x0,y0)對(duì)應(yīng)的LED燈亮,請(qǐng)實(shí)現(xiàn)不斷變化的英文字母和阿拉伯?dāng)?shù)字的顯示。
(8) 控制DAC0832實(shí)現(xiàn)一個(gè)鋸齒波、三角波,要求信號(hào)周期可調(diào)。
調(diào)查結(jié)果顯示,只有少數(shù)可以使用數(shù)字邏輯模塊實(shí)現(xiàn)其中的個(gè)別設(shè)計(jì);多數(shù)學(xué)生對(duì)上述工程實(shí)例束手無策;部分學(xué)生表示如果借助“硬件描述語言”可以實(shí)現(xiàn)。基礎(chǔ)的工程應(yīng)用設(shè)計(jì)尚且如此,可以想象實(shí)現(xiàn)更為復(fù)雜的數(shù)字邏輯電路工程的情況。經(jīng)過分析,我們認(rèn)為原因在于“數(shù)字邏輯電路”教學(xué)存在如下問題:
(1) 理論課內(nèi)容充斥以技巧性解題為目標(biāo)的題型,學(xué)生很難把抽象知識(shí)和實(shí)踐結(jié)合應(yīng)用;
(2) 現(xiàn)有教材的內(nèi)容多與其它課程孤立,很少注重和其它課程的聯(lián)系和延伸;
(3) 教材內(nèi)容滯后于科學(xué)技術(shù)發(fā)展,和實(shí)際工作嚴(yán)重脫節(jié);
(4) 以舊式實(shí)驗(yàn)箱、接線板實(shí)驗(yàn)設(shè)備為代表的傳統(tǒng)數(shù)字邏輯電路實(shí)驗(yàn)設(shè)備仍舊廣泛地在高校使用,實(shí)驗(yàn)手段落后。
傳統(tǒng)實(shí)驗(yàn)設(shè)備是采用固定數(shù)字邏輯電路芯片搭建的實(shí)驗(yàn),學(xué)生只能按教科書設(shè)計(jì)的實(shí)驗(yàn)內(nèi)容按固定的套路做驗(yàn)證性的實(shí)驗(yàn),無法支持綜合性、創(chuàng)新性的實(shí)驗(yàn),學(xué)生把大部分時(shí)間都花在接線連線上,實(shí)驗(yàn)結(jié)果只能看到實(shí)驗(yàn)現(xiàn)象而已,很難真正提高數(shù)字邏輯電路設(shè)計(jì)能力。
針對(duì)傳統(tǒng)數(shù)字電路的不足,我們從優(yōu)化理論教學(xué)手段和內(nèi)容、實(shí)驗(yàn)教學(xué)改革和建設(shè)兩方面著手,對(duì)數(shù)字電路理論教學(xué)和實(shí)驗(yàn)教學(xué)大膽改革。
2優(yōu)化理論教學(xué)手段和內(nèi)容
傳統(tǒng)數(shù)字邏輯電路理論教學(xué)最明顯的特征是和實(shí)踐脫鉤,內(nèi)容生硬,學(xué)生很難把抽象的知識(shí)和實(shí)踐結(jié)合并具體應(yīng)用,為解決這一問題,我們拋棄傳統(tǒng)的教科書主要或純粹考學(xué)生做題能力為目的的教學(xué)思路,大量引入活潑生動(dòng)的教學(xué)實(shí)例和相關(guān)的工程應(yīng)用。
同時(shí),項(xiàng)目組從工程實(shí)踐中總結(jié)大量素材,設(shè)計(jì)的教學(xué)內(nèi)容力求接近工程實(shí)踐,又帶有一定的趣味性和啟發(fā)性,讓學(xué)生知道如何將學(xué)到的知識(shí)點(diǎn)應(yīng)用到工程實(shí)踐中,這是本項(xiàng)目與傳統(tǒng)數(shù)字邏輯電路理論教學(xué)的不同之處,具體表現(xiàn)在如下幾個(gè)方面。
2.1內(nèi)容活潑,摒棄呆板的教學(xué)描述
案例1:教材講述74138和計(jì)數(shù)器的應(yīng)用時(shí)引用的是“8路脈沖分配器電路”的例子,“脈沖分配器”名稱描述過于抽象和呆板。如果把這個(gè)電路稍微改造一下,把圖1中74138的輸出端都接入LED燈,那么這個(gè)電路就是一個(gè)很形象直觀的“跑馬燈”控制電路,學(xué)生理解起來會(huì)更容易,同時(shí)也能明確“脈沖分配”概念。
案例2:教材講述74151以及計(jì)數(shù)器的應(yīng)用時(shí),引用的是“11100100序列產(chǎn)生器”的例子,如圖2所示。“11100100序列產(chǎn)生器”本身就是一個(gè)古板的名詞,如果把這個(gè)電路稍微改造一下,74151的輸出接蜂鳴器,74151的八路數(shù)據(jù)輸入端接樂音頻率,那么這個(gè)電路就可以播放一段音樂,如果結(jié)合存儲(chǔ)樂譜的ROM就成了一個(gè)能播放音樂的音樂盒,學(xué)生對(duì)這樣的例子往往表現(xiàn)出濃厚的興趣和“動(dòng)手”實(shí)現(xiàn)的欲望。
2.2突出實(shí)踐意義,注重聯(lián)系實(shí)際,并通過展開引導(dǎo)來啟發(fā)學(xué)生創(chuàng)新
案例3:教材在說明555電路的作用時(shí),其中有一個(gè)555構(gòu)成單穩(wěn)態(tài)觸發(fā)器的實(shí)例,如圖3所示,學(xué)生學(xué)后經(jīng)常反映印象不深刻,不知如何應(yīng)用。
在授課時(shí),為幫助學(xué)生理解,我們是這樣提示學(xué)生的:
(1) 如果你的手指摸一下VI處會(huì)有什么情況發(fā)生?
――因?yàn)槿耸值撵o電,會(huì)導(dǎo)致Vo產(chǎn)生一個(gè)高電平寬度為Tw的信號(hào)。
(2)Tw這個(gè)信號(hào)如果接一個(gè)LED燈呢,可以應(yīng)用在什么地方?
――原來可以手一摸VI,就可以讓一個(gè)LED燈亮Tw秒,這正是觸摸開關(guān)啊。
(3) 我們知道Tw=RCln3,假設(shè)我們不知道電容C的值,那么這個(gè)電路可否用于測(cè)量電容容值的方法呢?
――通過公式可以說明,如果知道R以及Tw,電容值就確定下來,這個(gè)電路可以用于某些電容式傳感器的測(cè)量中。
2.3注重與其它課程的聯(lián)系
案例4:在講授移位寄存器的時(shí)候,傳統(tǒng)教材一般都只說明移位寄存器的級(jí)聯(lián)方法,并沒有通過聯(lián)系其它課程突出移位寄存器的應(yīng)用價(jià)值。
在授課時(shí),通過74198級(jí)聯(lián)構(gòu)成的16位左移寄存器,如圖4所示,如果結(jié)合計(jì)算機(jī)通信原理的異步串行通信協(xié)議對(duì)這個(gè)電路稍微修改一下,那么這個(gè)電路就是一個(gè)和PC機(jī)串口通信接口的電路。學(xué)生原本覺得玄奧的與PC機(jī)通信以及異步通信協(xié)議原來這么容易實(shí)現(xiàn)。
2.4聯(lián)系PC機(jī)的軟件開發(fā)語言鼓勵(lì)學(xué)生設(shè)計(jì)軟硬件結(jié)合作品
在教學(xué)過程,鼓勵(lì)學(xué)生制作軟硬件結(jié)合的作品,如讓學(xué)生學(xué)習(xí)Delphi、C++builder等軟件開發(fā)工具設(shè)計(jì)軟件,并把軟件和數(shù)字電路平臺(tái)結(jié)合起來。例如把電位器作為游戲中飛機(jī)的方向盤,其AD值通過串口傳輸?shù)絇C機(jī)的游戲軟件中,實(shí)現(xiàn)對(duì)飛機(jī)飛行的控制;撥碼開關(guān)值傳輸?shù)絇C軟件,實(shí)現(xiàn)對(duì)圖片的選擇播放。
2.5改善課堂教學(xué)手段,關(guān)注新技術(shù)發(fā)展,引入新的設(shè)計(jì)手段
在理論教學(xué)初期,設(shè)計(jì)了很多模擬數(shù)字電路功能的“軟件芯片”,通過在課堂PC機(jī)演示“芯片”功能,幫助學(xué)生對(duì)知識(shí)點(diǎn)的理解和課程入門;隨后逐漸通過EDA工具仿真,來幫助學(xué)生加深對(duì)課程的印象。與實(shí)際工程應(yīng)用聯(lián)系不大且難于理解的內(nèi)容,我們適當(dāng)取舍,甚至略棄,減少學(xué)生學(xué)習(xí)課程時(shí)的挫折感。
現(xiàn)代數(shù)字邏輯電路的發(fā)展對(duì)傳統(tǒng)的數(shù)字邏輯電路設(shè)計(jì)模式影響深遠(yuǎn),很多傳統(tǒng)數(shù)字邏輯電路的設(shè)計(jì)方法已經(jīng)被淘汰甚至被徹底顛覆。在教學(xué)中,我們適當(dāng)加大硬件描述語言的學(xué)習(xí)比重,鼓勵(lì)學(xué)生采用硬件描述語言實(shí)現(xiàn)電路設(shè)計(jì),并要求學(xué)生掌握EDA工具QuartusII軟件,讓學(xué)生體會(huì)現(xiàn)代的數(shù)字邏輯電路的設(shè)計(jì)方法。
3實(shí)驗(yàn)教學(xué)平臺(tái)改革和建設(shè)
電子技術(shù)實(shí)驗(yàn),大部分院校采用各類實(shí)驗(yàn)箱(或面包版),實(shí)驗(yàn)過程學(xué)生要完成電路搭建、結(jié)果驗(yàn)證,可擴(kuò)展性差,實(shí)驗(yàn)種類是固定的、功能也十分有限。對(duì)于一些小型電路,各類實(shí)驗(yàn)箱還能完成實(shí)驗(yàn),但對(duì)于稍微復(fù)雜一些的電路就難以支持了,往往由于芯片短缺、實(shí)驗(yàn)箱長(zhǎng)期使用導(dǎo)致接觸不良,加上電路連接過于復(fù)雜,使得故障難以查找。在實(shí)際實(shí)驗(yàn)過程中,學(xué)生往往把大部分時(shí)間浪費(fèi)在接線上,看到的卻是單一枯燥的實(shí)驗(yàn)現(xiàn)象,學(xué)生難以發(fā)揮主動(dòng)性,開展綜合性、設(shè)計(jì)性、創(chuàng)新性實(shí)驗(yàn),而且電路搭建成功率低,導(dǎo)致學(xué)生對(duì)實(shí)驗(yàn)的興趣下降,影響實(shí)際教學(xué)效果。因此如果沒有良好的實(shí)驗(yàn)設(shè)備支撐,學(xué)生無法真正掌握理論知識(shí),更談不上規(guī)模較大的工程實(shí)例。
針對(duì)這一情況,我們以教材為依據(jù),開發(fā)以綜合性、創(chuàng)新性實(shí)驗(yàn)為目的的基于FPGA的數(shù)字邏輯電路實(shí)驗(yàn)教學(xué)平臺(tái)。該平臺(tái)可以實(shí)現(xiàn)傳統(tǒng)數(shù)字邏輯電路實(shí)驗(yàn)設(shè)備的大部分實(shí)驗(yàn),卻具有傳統(tǒng)實(shí)驗(yàn)設(shè)備無法實(shí)現(xiàn)的大部分功能,如圖5所示,該平臺(tái)具有如下特點(diǎn):
(1) 該平臺(tái)以FPGA為核心,以綜合性、創(chuàng)新性實(shí)驗(yàn)為導(dǎo)向,具有豐富的外設(shè)接口、豐富的設(shè)計(jì)資源,可以實(shí)現(xiàn)傳統(tǒng)數(shù)字邏輯電路實(shí)驗(yàn)設(shè)備的大多功能,卻有傳統(tǒng)實(shí)驗(yàn)設(shè)備所不具備的大部分功能,不僅可以實(shí)現(xiàn)傳統(tǒng)實(shí)驗(yàn),另外我們?cè)谠撈脚_(tái)的基礎(chǔ)上做了很多特色的開發(fā),供學(xué)生學(xué)習(xí)和提高。該平臺(tái)可以支持如AD轉(zhuǎn)換、DA轉(zhuǎn)換實(shí)驗(yàn),555電路等傳統(tǒng)實(shí)驗(yàn);提供了豐富的外設(shè)接口,如串口、
VGA顯示器接口、PS2接口;借助該實(shí)驗(yàn)平臺(tái)可以做出很多活潑的功能實(shí)驗(yàn),如音樂播放功能、紅外報(bào)警功能、觸摸燈等。
(2) 該平臺(tái)借助EDA工具,學(xué)生得以從繁重的插線工作解脫出來,具有靈活的設(shè)計(jì)風(fēng)格、高效的設(shè)計(jì)效率,這是傳統(tǒng)數(shù)字邏輯電路實(shí)驗(yàn)箱無法比擬的。
(3) 該平臺(tái)以及實(shí)驗(yàn)設(shè)置是專門針對(duì)高校數(shù)字邏輯電路課程和大學(xué)生心理設(shè)計(jì)的實(shí)驗(yàn)教學(xué)系統(tǒng)。
實(shí)驗(yàn)過程中,學(xué)生可以借助EDA工具直接通過仿真實(shí)現(xiàn)設(shè)計(jì),并下載到平臺(tái)運(yùn)行,脫離傳統(tǒng)實(shí)驗(yàn)設(shè)備實(shí)驗(yàn)過程中的硬件的干擾,把學(xué)生從繁重的插線中解脫出來。另外各種豐富的數(shù)字邏輯模塊以及表達(dá)豐富的硬件描述語言給了學(xué)生良好的發(fā)揮空間,配合理論教學(xué)方法,學(xué)生很快就能夠進(jìn)行實(shí)際工程應(yīng)用開發(fā)。
4結(jié)語
“數(shù)字邏輯電路”教學(xué)改革進(jìn)行以來,我院數(shù)字電路教學(xué)收效明顯,在我院受訓(xùn)班級(jí)中起到了意想不到的效果,學(xué)生的動(dòng)手能力明顯增強(qiáng),許多本科學(xué)生能夠作出讓研究生都汗顏的作品來。另外基于FPGA的數(shù)字邏輯電路實(shí)驗(yàn)教學(xué)平臺(tái)批量生產(chǎn),在該平臺(tái)接受訓(xùn)練的班級(jí)、學(xué)生人數(shù)不斷增多,許多兄弟院校使用了該實(shí)驗(yàn)平臺(tái)后,也取得了不錯(cuò)的效果。
參考文獻(xiàn):
[1] 呂D,鄧春健,黃杰勇. 利用EDA技術(shù)全面改進(jìn)數(shù)字電路課程教學(xué)[J]. 福建電腦,2008,24(6):208-209.
[2] 黃杰勇,鄧春健. 基于Verilog HDL的數(shù)字邏輯電路教學(xué)改革與探索[J]. 計(jì)算機(jī)教育,2008(16):59-60.
[3] 黃杰勇,鄧春健. 數(shù)字邏輯電路與語言相結(jié)合的教學(xué)方法探索[J]. 現(xiàn)代計(jì)算機(jī),2008(11):56-58.
[4] 鄧元慶,關(guān)宇,賈鵬. 數(shù)字設(shè)計(jì)基礎(chǔ)與應(yīng)用[M]. 北京:清華大學(xué)出版社,2006.
[5] 湯永華,李曉游,孫洪林,等. 基于EDA技術(shù)的數(shù)電課程設(shè)計(jì)新模式的探索與實(shí)踐[J]. 實(shí)驗(yàn)室技術(shù)與管理,2008,25(1): 124-126.
Reform of the Digital Logic Circuit Teaching and Construction of Experiment Platform
DENG Chun-jian, LI Wen-sheng, SHI Jian-guo, YANG Liang, LV Yi, LIU Wei
(University of Electronic Science and Technology of China, Zhongshan Institute, Zhongshan 528402, China)
《數(shù)字電子技術(shù)》課程是高職院校電子信息類專業(yè)的一門核心的專業(yè)基礎(chǔ)課，課程內(nèi)容承上啟下，《數(shù)字電子技術(shù)》之前所開課程是《電路分析》和《模擬電子技術(shù)》，后續(xù)課程是《單片機(jī)應(yīng)用》和《傳感器技術(shù)》等專業(yè)核心課程。本文試圖通過幾個(gè)典型的數(shù)字電路設(shè)計(jì)與制作項(xiàng)目，對(duì)《數(shù)字電子技術(shù)》課程的核心知識(shí)點(diǎn)進(jìn)行有機(jī)整合，對(duì)教學(xué)進(jìn)行綜合化的項(xiàng)目化教學(xué)改革。努力培養(yǎng)、激發(fā)學(xué)生的學(xué)習(xí)興趣，提高學(xué)生的學(xué)習(xí)效率。同時(shí)教師也要不斷提高自己的專業(yè)素養(yǎng)，增強(qiáng)自己的項(xiàng)目課程引導(dǎo)能力。通過項(xiàng)目化學(xué)習(xí)，學(xué)生應(yīng)掌握數(shù)字電子技術(shù)的基本概念、基本電路、基本分析方法和基本實(shí)驗(yàn)技能；應(yīng)能用所學(xué)知識(shí)對(duì)數(shù)字電路進(jìn)行安裝、測(cè)試和調(diào)試；還能利用所學(xué)知識(shí)對(duì)電路進(jìn)行正確分析，并能解決相應(yīng)電路問題，具備一定的綜合分析及設(shè)計(jì)能力。
1 《數(shù)字電子技術(shù)》項(xiàng)目化教學(xué)課程設(shè)計(jì)
在《數(shù)字電子技術(shù)》的教學(xué)中，我以項(xiàng)目中的實(shí)際電子產(chǎn)品為中心，始終圍繞項(xiàng)目任務(wù)進(jìn)行數(shù)電課程的項(xiàng)目化教學(xué)工作。引導(dǎo)學(xué)生主動(dòng)學(xué)習(xí)、整合應(yīng)該掌握的所有數(shù)電知識(shí)點(diǎn)并進(jìn)行相關(guān)實(shí)踐。通過項(xiàng)目化教學(xué)的手段要努力的把理論教學(xué)和實(shí)踐教學(xué)有力的統(tǒng)一且融合起來，真正把職業(yè)教育中的能力和素質(zhì)教育落到實(shí)處。在教學(xué)的過程中，要注意利用學(xué)生課內(nèi)和課外兩條主線，相當(dāng)多的東西是學(xué)生獨(dú)立在課外時(shí)間完成，正常上課時(shí)間老師要起到引導(dǎo)和答疑的作用。
根據(jù)上述課程學(xué)習(xí)目標(biāo)，我把《數(shù)字電子技術(shù)》整合成以下五個(gè)項(xiàng)目進(jìn)行項(xiàng)目化教學(xué)。其中，項(xiàng)目四――數(shù)字電子鐘的設(shè)計(jì)與制作，是綜合性貫穿項(xiàng)目。
項(xiàng)目一：3人表決器的設(shè)計(jì)與制作。
通過設(shè)計(jì)一個(gè)3人表決器，掌握數(shù)字邏輯與門電路的相關(guān)知識(shí)，初步掌握組合邏輯電路的設(shè)計(jì)方法。通過制作提高具體門電路集成器件的選擇與使用功能。
項(xiàng)目任務(wù)如下：任務(wù)一：數(shù)字邏輯認(rèn)識(shí)；任務(wù)二：表示與使用邏輯；任務(wù)三：3人表決器的設(shè)計(jì)與制作；任務(wù)四：3人表決器的仿真
項(xiàng)目二：一位十進(jìn)制加法計(jì)算器的邏輯電路設(shè)計(jì)與制作。
通過設(shè)計(jì)一個(gè)十進(jìn)制加法器，掌握編碼器、譯碼器、LED顯示器、加法器等數(shù)字電路常用組合邏輯功能部件的相關(guān)知識(shí)，掌握使用集成電路設(shè)計(jì)數(shù)字電路的方法。
項(xiàng)目任務(wù)如下：任務(wù)一：BCD編碼器的邏輯電路設(shè)計(jì)與制作；任務(wù)二：譯碼器的邏輯電路設(shè)計(jì)與制作；任務(wù)三：一位十進(jìn)制加法器的邏輯電路的設(shè)計(jì)和制作；任務(wù)四：七段數(shù)碼管顯示電路仿真；任務(wù)五：全加器的仿真
項(xiàng)目三：高溫報(bào)警電路的設(shè)計(jì)與制作。
通過設(shè)計(jì)一個(gè)高溫報(bào)警電路，掌握三極管的基本應(yīng)用、74LS147、74LS04和4511等集成電路的綜合應(yīng)用，進(jìn)一步提高學(xué)生中規(guī)模集成電路的選擇與運(yùn)用能力。
項(xiàng)目任務(wù)如下：任務(wù)一：三極管熱控電路的設(shè)計(jì)與制作；任務(wù)二：編碼電路的設(shè)計(jì)與制作；任務(wù)三：譯碼顯示電路的設(shè)計(jì)與制作。
項(xiàng)目四：數(shù)字電子鐘的設(shè)計(jì)與制作。
通過設(shè)計(jì)一個(gè)能顯示時(shí)、分、秒的數(shù)字電子鐘，掌握數(shù)字信號(hào)產(chǎn)生電路、觸發(fā)器、計(jì)數(shù)器的相關(guān)知識(shí)，深化門電路的知識(shí)及運(yùn)用能力。通過這一綜合性較強(qiáng)的訓(xùn)練提高時(shí)序邏輯電路的設(shè)計(jì)能力，提高數(shù)字電子產(chǎn)品的制作、檢測(cè)、調(diào)試能力。通過這一項(xiàng)目中的技術(shù)文檔及產(chǎn)品使用、說明書的編寫任務(wù)及產(chǎn)品展示活動(dòng)提高實(shí)際工作崗位的適應(yīng)能力。
項(xiàng)目任務(wù)如下：任務(wù)一：555振蕩器的制作與測(cè)試；任務(wù)二：CD4060構(gòu)成產(chǎn)生秒信號(hào)產(chǎn)生電路的制作與調(diào)試；任務(wù)三：校時(shí)電路的設(shè)計(jì)與制作；任務(wù)四：秒信號(hào)電路的制作和調(diào)試；任務(wù)五：分信號(hào)、小時(shí)信號(hào)產(chǎn)生電路的設(shè)計(jì)與制作；任務(wù)六：數(shù)字電子鐘的整機(jī)聯(lián)調(diào)；任務(wù)七：數(shù)字電子鐘的PCB制作；任務(wù)八：電子設(shè)計(jì)文檔與展示活動(dòng)
項(xiàng)目五：A/D轉(zhuǎn)換器的設(shè)計(jì)與制作。
通過設(shè)計(jì)仿真A/D轉(zhuǎn)換器，掌握數(shù)、模量的互相轉(zhuǎn)換相關(guān)知識(shí)，為學(xué)習(xí)單片機(jī)技術(shù)、檢測(cè)技術(shù)等打下良好基礎(chǔ)。
項(xiàng)目任務(wù)如下：任務(wù)一：D/A轉(zhuǎn)換器設(shè)計(jì)與制作；任務(wù)二：A/D轉(zhuǎn)換器的設(shè)計(jì)與制作；任務(wù)三：D/A與A/D轉(zhuǎn)換器仿真電路。
2 結(jié)語
高中人教版新課改物理教材選修3-1中編入了“簡(jiǎn)單的邏輯電路”一節(jié)，目的是接軌數(shù)字化現(xiàn)代生活，讓學(xué)生感受到物理知識(shí)與生活的息息相關(guān)，從而培養(yǎng)他們對(duì)物理知識(shí)的親近感，是現(xiàn)代化氣息很濃的一節(jié)教學(xué)內(nèi)容.
課程標(biāo)準(zhǔn)對(duì)本節(jié)的要求是讓學(xué)生初步了解邏輯電路的基本原理以及它在自動(dòng)控制中的應(yīng)用，從中可以看出，本節(jié)在高考中的要求較低，屬于認(rèn)識(shí)和了解的Ⅰ類要求.不過筆者認(rèn)為，隨著科學(xué)技術(shù)的不斷進(jìn)步，本節(jié)或會(huì)成為將來高考中一個(gè)重要內(nèi)容，并且是對(duì)學(xué)生實(shí)踐能力的一個(gè)非常好的檢驗(yàn)標(biāo)準(zhǔn).
2設(shè)計(jì)理念
本節(jié)主要介紹邏輯電路中的“與”門、“或”門、“非”門等基本電路，對(duì)中學(xué)生來說比較抽象，不易理解，因?yàn)閷W(xué)生目前的認(rèn)知水平是建立在直流電路的基礎(chǔ)上，因此，我在教學(xué)過程中，要求學(xué)生像課本上介紹的那樣，將它們與能夠?qū)崿F(xiàn)類似邏輯功能的直流電路相類比，這樣解決問題就會(huì)容易多了，并可以幫助學(xué)生初步具備解決相關(guān)問題的能力.
3使用建議
本節(jié)非高考熱點(diǎn)，在山東省考試中沒有出現(xiàn)過類似題目，但是目前趨勢(shì)山東卷要逐漸向全國(guó)卷靠攏，建議本節(jié)還是要認(rèn)真講解，因?yàn)殚T電路在生產(chǎn)、生活中的廣泛應(yīng)用已經(jīng)成為某些大城市的熱點(diǎn)考題，例如上海高考，相信在以后的高考中，山東也會(huì)逐漸重視此方面的教學(xué).建議使用多媒體教學(xué)，多創(chuàng)設(shè)情境，希望各位同仁賜教.
4教學(xué)目標(biāo)
知識(shí)與技能
（1）知道三種門電路的邏輯關(guān)系、符號(hào)及真值表；
（2）會(huì)用真值表表示一些簡(jiǎn)單的邏輯關(guān)系；
（3）會(huì)分析、設(shè)計(jì)一些簡(jiǎn)單的邏輯電路.
過程與方法
（1）通過實(shí)例與實(shí)驗(yàn)，理解“與”、“或”、“非”邏輯電路中結(jié)果與條件的邏輯關(guān)系；
（2）通過簡(jiǎn)單的邏輯電路設(shè)計(jì)，體會(huì)邏輯電路在生活中的意義.
情感態(tài)度價(jià)值觀
（1）感受數(shù)字技術(shù)對(duì)現(xiàn)代生活的巨大改變.
（2）體驗(yàn)物理知識(shí)與實(shí)踐的緊密聯(lián)系； [HJ0.9mm]
（3）學(xué)生在自主探究、交流合作中獲得知識(shí)，體會(huì)學(xué)習(xí)的快樂.
教學(xué)重點(diǎn)：本節(jié)的教學(xué)重點(diǎn)應(yīng)放在“與”門的教學(xué)上，因?yàn)椤芭c”門的邏輯關(guān)系，真值表，工作原理理解了，“或”門與“非”門就容易掌握了，可以增加學(xué)生的自主探究性學(xué)習(xí).
教學(xué)難點(diǎn)：本節(jié)教學(xué)難點(diǎn)是邏輯關(guān)系的認(rèn)識(shí)以及應(yīng)用.
教學(xué)方法類比法講授法師生互動(dòng)
信息化資源多媒體輔助教學(xué)PPT投影儀
5教學(xué)過程
【新課引入】
【情景設(shè)疑】
教師： 我們知道從前年開始棗莊廣電局就開始大力推廣數(shù)字電視，那什么是數(shù)字電視呢？那我們以前看的電視叫什么電視呢？[HJ1mm]
【關(guān)鍵詞】醫(yī)用x光機(jī) 控制單元 設(shè)計(jì)
醫(yī)學(xué)醫(yī)用X光機(jī)是醫(yī)療的先進(jìn)設(shè)備，其中的控制單元為了便于進(jìn)行臨床診斷，需要負(fù)責(zé)在設(shè)備的設(shè)計(jì)中對(duì)X射線圖像進(jìn)行處理和分析，通過X射線圖像獲得準(zhǔn)確的信息，是提高診斷技術(shù)水平的關(guān)鍵。醫(yī)用X光機(jī)的組成部分包括電氣部分和機(jī)械部分，其中電氣部分主要由X線成像單元、圖像處理和控制單元、存儲(chǔ)單元及圖像顯示單元組成。X光機(jī)圖像處理是一款高性能、高密度的FPGA 芯片，它支持Nios1I嵌入式處理器，F(xiàn)PGA和 NiosⅡ處理器的結(jié)合進(jìn)一步完善了處理器、外設(shè)、存儲(chǔ)器和I/O接口的組合，使設(shè)計(jì)難度大大降低，提高了設(shè)計(jì)靈活度。目前，如何從X射線圖像獲得更多的信息，已經(jīng)成為提高醫(yī)療設(shè)備診斷技術(shù)水平的一個(gè)新方向，也是醫(yī)學(xué)界研究與應(yīng)用的熱點(diǎn)。
一、X光機(jī)控制單元設(shè)計(jì)內(nèi)容
醫(yī)用X光機(jī)的中心部分是醫(yī)用設(shè)備的控制單元，它主要處理X線成像單元輸出的12bit、lkxlk、30幀/秒的數(shù)字視頻信號(hào)，設(shè)計(jì)的兩個(gè)主要模塊是圖像處理模塊和系統(tǒng)控制模塊，主要通過這兩個(gè)模塊來完成高質(zhì)量的醫(yī)學(xué)視頻圖像信息。
圖像處理模塊： 主要負(fù)責(zé)輸入的數(shù)字圖像的處理，包括圓消隱、陰影校正、遞歸濾波、自動(dòng)增益控制AGC、邊緣增強(qiáng)、直方圖均衡、Gamma校正、圖像反轉(zhuǎn)等算法，圖像處理模塊是圖像處理和控制模塊的核心。
系統(tǒng)控制模塊： 為了實(shí)現(xiàn)圖像處理和控制單元和設(shè)備的X 線成像單元，改善控制圖像的主要功能，簡(jiǎn)要處理模塊的操作模式，實(shí)現(xiàn)了存儲(chǔ)單元和顯示單元的聯(lián)用，以及PC機(jī)和狀態(tài)顯示燈等部分的連接和參數(shù)的傳遞，確保CPU對(duì)外部接口和存儲(chǔ)器等部分進(jìn)行合理的控制。
二、X光機(jī)控制的設(shè)計(jì)方案
（一）設(shè)計(jì)原理。多種圖像處理算法的流程，采用C語言確保 NiosIICPU對(duì)外部DDRSDRAM的讀寫操作功能的順利進(jìn)行，使用VHDL語言達(dá)到了易于操作的算法，并在QuartusII軟件工具中進(jìn)行編譯、綜合和仿真，實(shí)現(xiàn)了圖像處理模塊。在NiosII開發(fā)板進(jìn)行上下載和調(diào)試，對(duì)FPGA的硬件設(shè)計(jì)程序和軟件設(shè)計(jì)程序進(jìn)行調(diào)整。
（二）設(shè)計(jì)方案
1.數(shù)字系統(tǒng)硬件的設(shè)計(jì)方法
一直以來，人們習(xí)慣性采用傳統(tǒng)的硬件設(shè)計(jì)方法來完成系統(tǒng)硬件的設(shè)計(jì)。設(shè)計(jì)方法是自下至上的具體操作步驟，從系統(tǒng)對(duì)硬件的要求來看，技術(shù)規(guī)格書和系統(tǒng)控制圖的設(shè)計(jì)都要首先完成系統(tǒng)控制流圖的簡(jiǎn)單描畫；然后對(duì)系統(tǒng)重要的部分劃分功能模塊；接著就是進(jìn)行各功能模塊電路設(shè)計(jì)，最后完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)。而目前的設(shè)計(jì)是采用邏輯電路設(shè)計(jì)方法，對(duì)元器件各獨(dú)立功能模塊設(shè)計(jì)需要從選擇具體元器件開始。采用通用的邏輯元器件來構(gòu)成所需要的邏輯電路，從而完成系統(tǒng)的硬件設(shè)計(jì)。隨著微處理器的出現(xiàn)，許多系統(tǒng)的硬件功能可以由軟件功能來實(shí)現(xiàn)，但這種選擇構(gòu)成系統(tǒng)的通用的元器件中的硬件電路的方法并未得到根本性改變。后期進(jìn)行的仿真和調(diào)試應(yīng)該在系統(tǒng)硬件設(shè)計(jì)的. 系統(tǒng)仿真器、邏輯分析儀和示波器等是仿真和調(diào)試的儀器，對(duì)系統(tǒng)設(shè)計(jì)時(shí)存在的問題會(huì)及時(shí)發(fā)現(xiàn)。通過傳統(tǒng)的硬件設(shè)計(jì)方法對(duì)系統(tǒng)進(jìn)行設(shè)計(jì)，并完成調(diào)試，最終實(shí)現(xiàn)硬件設(shè)計(jì)。
2.嵌入式處理器硬件電路設(shè)計(jì)方法
利用硬件描述語言的硬件電路設(shè)計(jì)方法。利用VHDL語言設(shè)計(jì)系統(tǒng)硬件的方法，采用TopDown的設(shè)計(jì)方法，這種方法是逐步將設(shè)計(jì)內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。
（1）設(shè)計(jì)優(yōu)點(diǎn)
利用VHDL語言設(shè)計(jì)硬件電路的優(yōu)點(diǎn)：這種設(shè)計(jì)具有可靠性，具有重復(fù)定義的邏輯功能。因此，現(xiàn)場(chǎng)可編程門陣列使數(shù)字電路系統(tǒng)的設(shè)計(jì)，縮短了系統(tǒng)研制的周期和數(shù)字電路系統(tǒng)的體積和所用芯片的種類。而且設(shè)計(jì)文件適合于組合等邏輯電路應(yīng)用場(chǎng)合。設(shè)計(jì)技術(shù)齊全、方法靈活、支持廣泛 VHDL語言可以支持自上至下的設(shè)計(jì)方法， VHDL語言標(biāo)準(zhǔn)、規(guī)范，易于共享和復(fù)用。
（2）設(shè)計(jì)方案，首先是行為描述，其次是Register TransferLevel的描述
最后是邏輯綜合。此后，將網(wǎng)絡(luò)表轉(zhuǎn)換成 FPGA的編程碼點(diǎn)，利用FPGA完成硬件電路設(shè)計(jì)。接下來要進(jìn)行行為層次仿真、RTL層次仿真和門級(jí)層次仿真，目的是便于早期發(fā)現(xiàn)設(shè)計(jì)中存在的問題，降低了硬件電路設(shè)計(jì)的難度。
3.采用FPGA設(shè)計(jì)ASIC電路設(shè)計(jì)。
（1）優(yōu)點(diǎn)
FPGA具有設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的優(yōu)點(diǎn)，設(shè)計(jì)人員只通過相關(guān)的軟硬件環(huán)境就可以實(shí)現(xiàn)最終功能設(shè)計(jì)。不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用，主要功能就是更換不同的軟件FPGA的平均性能，使得醫(yī)療設(shè)備的邏輯容量大幅度提高。
（2）設(shè)計(jì)方案，具體方案
數(shù)字信號(hào)處理（DSP）塊可以提供專用乘法器、加法器、減法器、累加器和求和單元，每個(gè)DSP塊能支持不同的乘法器。能與用戶邏輯相結(jié)合，編程至AlteraFPGA中。NiosII處理器具有可變時(shí)鐘周期操作的定制指令。設(shè)計(jì)中應(yīng)針對(duì)不同的性能范圍和系統(tǒng)成本選擇合適的內(nèi)核，針對(duì)最少邏輯占用說明 ，優(yōu)化平衡性能和尺寸進(jìn)行優(yōu)化流水線的嵌入式設(shè)計(jì)。NiosII處理器的接口它可以用VerilogHDL和VHDL源代碼方式交付使用，參照設(shè)備接口設(shè)各接口說明，把用戶邏輯模塊連接至USOPCBuilder生成的系統(tǒng)中。DMA控制器與存儲(chǔ)器進(jìn)行批量數(shù)據(jù)交換，減輕CPU的負(fù)擔(dān)。 用戶通過用戶邏輯接口，創(chuàng)建自己的設(shè)備，并通向?qū)Ь€傳送到Nios II處理器系統(tǒng)中。用戶還可以通過反復(fù)設(shè)計(jì)，輕松得出優(yōu)化系統(tǒng)的最好方式。注意事項(xiàng)：1SOPCBuilder系統(tǒng)要選擇合適的CPU和器件，并采用HDL設(shè)計(jì)文件進(jìn)行，將配置文件下載到開發(fā)板上。系統(tǒng)軟件所需的具體軟件要編寫?yīng)毩⒂谄骷腃/c++程序；SOPC技術(shù)是一種特殊的嵌入式系統(tǒng)。具有靈活的設(shè)計(jì)方式，豐富足夠的片上可編程邏輯資源。
1課程設(shè)計(jì)的原則
題目的選取既要符合教學(xué)大綱的要求，能充分體現(xiàn)本課程所學(xué)的主要內(nèi)容，使學(xué)生在設(shè)計(jì)過程中能綜合應(yīng)用所學(xué)的知識(shí)，發(fā)揮基本技能，又要盡可能反映科學(xué)技術(shù)的先進(jìn)水平，并且具有一定的實(shí)用性。就電子技術(shù)課程中有關(guān)數(shù)字邏輯方面的選題示例如下：①簡(jiǎn)易交通燈控制邏輯電路設(shè)計(jì)；②波形發(fā)生器；③數(shù)字溫控儀；④搶答器電路設(shè)計(jì)；⑤音樂彩燈控制器；⑥邏輯電路控制的公共汽車語音報(bào)站器。以上選題，除注意使學(xué)生的理論知識(shí)，技能技巧得以鞏固加深，綜合和發(fā)展外，還考慮了設(shè)計(jì)的難易程度，工作量大小，元器件造價(jià)的高低等等因素。
隨著科學(xué)技術(shù)的發(fā)展，大規(guī)模集成電路越來越普及，專用集成電路大量涌現(xiàn)，各種新的電子器件不斷問世，給課程設(shè)計(jì)帶來了勃勃的生機(jī)，不僅大大減少了單元電路設(shè)計(jì)的工作量，也會(huì)把課程設(shè)計(jì)的質(zhì)量推上新的水平。各種各樣的集成一體化電源的出現(xiàn)，使設(shè)計(jì)人員減免了電源電路設(shè)計(jì)計(jì)算，器件組裝、電路調(diào)試諸項(xiàng)工作，只是適當(dāng)選型即可。數(shù)字顯示部件中的五合一電路CL413和LCL331等新產(chǎn)品，將計(jì)數(shù)、鎖存、譯碼、驅(qū)動(dòng)、顯示五種功能集于一體，也大大減少計(jì)者的工作量，并且這些新產(chǎn)品具有功耗低，高可靠性、壽命長(zhǎng)等優(yōu)點(diǎn)，會(huì)大幅度提高設(shè)計(jì)電路的性能指標(biāo)。在設(shè)計(jì)中新產(chǎn)品新技術(shù)的應(yīng)用會(huì)大大縮短設(shè)計(jì)周期。所以，設(shè)計(jì)內(nèi)容也要不斷更新，難度、工作量、成本核算也要作相應(yīng)變更，與科學(xué)技術(shù)發(fā)展的步調(diào)一致。
簡(jiǎn)言之，設(shè)計(jì)選題的原則是，從生產(chǎn)和科研需要出發(fā)，選擇既能全面考核學(xué)生掌握本課程所學(xué)知識(shí)的程度，能夠使學(xué)生加深并拓寬綜合理論知識(shí)，又利于鍛煉學(xué)生分析問題和解決問題的能力的課題，同時(shí)還要考慮學(xué)校的課程設(shè)計(jì)資金情況和教學(xué)安排的時(shí)間。有些學(xué)生在電子技術(shù)方面起步較早，對(duì)實(shí)際電子電路比較熟悉，可鼓勵(lì)他們自選課題，由指導(dǎo)老師按教學(xué)要求進(jìn)行審定后實(shí)施。
2保證課程設(shè)計(jì)質(zhì)量的關(guān)鍵是充分發(fā)揮學(xué)生主體性
首先要明確課程設(shè)計(jì)的重要性。在指導(dǎo)課程設(shè)計(jì)的動(dòng)員會(huì)上，筆者就向大家講明，我院工業(yè)電氣自動(dòng)化專業(yè)，只設(shè)置了“電子技術(shù)課程設(shè)計(jì)”，這是學(xué)生在校期間進(jìn)行的唯一由自己設(shè)計(jì)、實(shí)施、完成實(shí)際電路的實(shí)戰(zhàn)訓(xùn)練；大家應(yīng)該十分珍視這一理論用于實(shí)踐、指導(dǎo)實(shí)踐的極好機(jī)會(huì)；成功的課程設(shè)計(jì)，對(duì)學(xué)生一生工作都具有十分重要的指導(dǎo)意義。
其次，在向?qū)W生下達(dá)設(shè)計(jì)任務(wù)書的同時(shí)，要強(qiáng)調(diào)課題在生產(chǎn)實(shí)踐中的實(shí)用性，并結(jié)合任務(wù)書中列出的技術(shù)參數(shù)與目前生產(chǎn)現(xiàn)場(chǎng)使用的儀器設(shè)備進(jìn)行比較，指出設(shè)計(jì)課題的先進(jìn)性和科學(xué)性。最后，要鼓勵(lì)學(xué)生認(rèn)識(shí)自己的價(jià)值，肯定自己的能力，樹立做好課程設(shè)計(jì)的信心。例如，揭示學(xué)生某些電路在實(shí)驗(yàn)課中已經(jīng)做過，并且做得不錯(cuò)；提示學(xué)生某些設(shè)計(jì)在習(xí)題課上或作業(yè)中已進(jìn)行過單元電路參數(shù)的計(jì)算，邏輯電路的連接：使學(xué)生有一種似曾相識(shí)的感覺。
3全面地評(píng)價(jià)學(xué)生的課程設(shè)計(jì)質(zhì)量
電子課程設(shè)計(jì)教學(xué)質(zhì)量的高低，筆者認(rèn)為應(yīng)該從更多的方面來評(píng)價(jià)：不僅要使學(xué)生加深對(duì)理論知識(shí)的理解掌握，培養(yǎng)和提高實(shí)踐技能技巧，做出符合實(shí)際要求的電子電路，在一定程度上掌握電子電路設(shè)計(jì)的一般方法；而且要注意培養(yǎng)學(xué)生嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)，與生產(chǎn)勞動(dòng)相結(jié)合的務(wù)實(shí)精神，樹立對(duì)社會(huì)對(duì)使用者負(fù)責(zé)的態(tài)度以及利國(guó)利民的經(jīng)濟(jì)觀點(diǎn)；還要注意培養(yǎng)學(xué)生初步具備組織設(shè)計(jì)的能力，認(rèn)識(shí)自己，肯定自己，發(fā)展自己的意向；為使學(xué)生成為一名德才兼?zhèn)涞母呒?jí)工程技術(shù)人才打下良好的基礎(chǔ)。
作者：陳燕單位：張家港職業(yè)教育中心校
1 EDA教學(xué)的重要性
EDA是以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件工具為開發(fā)平臺(tái)，以硬件描述語言HDL為設(shè)計(jì)語言，以大規(guī)模可編程器件FPGA/CPLD為載體，以ASIC/SOC芯片為目標(biāo)器件，以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)計(jì)新技術(shù)。隨著集成電路的發(fā)展，傳統(tǒng)的電路設(shè)計(jì)方法已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足現(xiàn)代電路設(shè)計(jì)的要求。而EDA技術(shù)在面對(duì)當(dāng)今電子產(chǎn)品生命周期縮短、集成度高、需要及時(shí)融入新技術(shù)表現(xiàn)出了很好的適應(yīng)性。因此，EDA技術(shù)已經(jīng)成為當(dāng)今電子設(shè)計(jì)的新手段，代表了電子設(shè)計(jì)的新潮流。 據(jù)了解，在很多西方國(guó)家，EDA技術(shù)已經(jīng)融入教學(xué)并且占有重要地位。不管從科技發(fā)展還是從培養(yǎng)人才的角度，還是為了我國(guó)電子行業(yè)能與國(guó)際上形成更有力的競(jìng)爭(zhēng)，我們都應(yīng)該引進(jìn)和學(xué)習(xí)新的EDA技術(shù)，培養(yǎng)更多這方面專業(yè)素質(zhì)的人才適應(yīng)競(jìng)爭(zhēng)的需要。因此，我們應(yīng)該在高校開設(shè)EDA課程，而且應(yīng)該在教學(xué)內(nèi)容、教學(xué)方法和手段上狠下一番功夫，深入電子類專業(yè)課程體系，做出一番深入的探索。
2 本校EDA教學(xué)的實(shí)施
從2007年開始，我校在電子類兩個(gè)專業(yè)開設(shè)了《EDA技術(shù)》這門專業(yè)課，開始了EDA教學(xué)嘗試。由于我們是職業(yè)院校，給學(xué)生定下的培養(yǎng)目標(biāo)是：具有看懂或組建EDA電子系統(tǒng)的初步能力；具有利用EDA及其VHDL語言設(shè)計(jì)電子系統(tǒng)的初步能力。
在教學(xué)內(nèi)容的安排上，我們將其劃分為六個(gè)單元。第一單元我們講述EDA技術(shù)基本概況、CPLD/FPGA的結(jié)構(gòu)及原理；第二單元介紹EDA的設(shè)計(jì)工具軟件Quartus II以及原理圖設(shè)計(jì)方法；第三單元講述VHDL語言以及簡(jiǎn)單邏輯電路的設(shè)計(jì)；第四單元講述組合邏輯電路系統(tǒng)設(shè)計(jì)；第五單元講述時(shí)序邏輯電路系統(tǒng)設(shè)計(jì)；第六單元為有限狀態(tài)機(jī)設(shè)計(jì)。在整個(gè)課程過程中，我們把重點(diǎn)放在了“如何去設(shè)計(jì)一個(gè)邏輯電路，怎樣去設(shè)計(jì)，以及如何將設(shè)計(jì)好的電路通過CPLD/FPGA器件來實(shí)現(xiàn)”上，希望通過學(xué)生了解一種器件，掌握一門語言，熟悉一種設(shè)計(jì)工具。
本課程屬于實(shí)踐性很強(qiáng)的課程，為了實(shí)踐環(huán)節(jié)的順利實(shí)施。在學(xué)校及分院領(lǐng)導(dǎo)的重視下，我們配置了EDA實(shí)訓(xùn)室。該實(shí)訓(xùn)室共50臺(tái)學(xué)生機(jī)以及1臺(tái)教師機(jī)，并配備投影儀及實(shí)物展臺(tái)。同時(shí)我們將課程開設(shè)在實(shí)訓(xùn)室，通過教師一邊講解，學(xué)生一邊練習(xí)的理實(shí)一體的授課模式，讓學(xué)生增強(qiáng)動(dòng)手能力。
經(jīng)過幾年的教學(xué)實(shí)踐，我們培養(yǎng)了一些不錯(cuò)的EDA人才。與此同時(shí)，考慮到EDA課程的重要性，我們將其開設(shè)到微電子專業(yè)，同時(shí)將編程語言更改為更接近于高級(jí)設(shè)計(jì)語言的Verilog HDL，并將實(shí)驗(yàn)設(shè)備主要器件從早期的CPLD更新為FPGA，滿足EDA技術(shù)發(fā)展的需求。
3 EDA教學(xué)改革
EDA技術(shù)作為一門獨(dú)立的課程教學(xué)在高校中已經(jīng)存在了好多年。在所有的電子類專業(yè)中，我們都需要開設(shè)數(shù)字電子技術(shù)這門專業(yè)基礎(chǔ)課，它的理論性以及工程實(shí)踐性很強(qiáng)。在職業(yè)院校里，它的任務(wù)是為培養(yǎng)應(yīng)用型高技能人才提供必要的基礎(chǔ)理論和實(shí)驗(yàn)技能。在數(shù)字電子技術(shù)課程實(shí)施過程中，我們通常會(huì)安排若干個(gè)實(shí)驗(yàn)項(xiàng)目，有時(shí)會(huì)利用仿真軟件multisim做模擬，有時(shí)會(huì)直接利用實(shí)驗(yàn)箱。在利用實(shí)驗(yàn)箱進(jìn)行實(shí)驗(yàn)的過程中，存在接觸點(diǎn)不穩(wěn)定、損耗大、實(shí)驗(yàn)功能單一等等諸多的缺點(diǎn)。而且由于元器件不斷重復(fù)使用，加上連線的可靠性變差，容易產(chǎn)生接觸不良等諸多問題。我們可以嘗試將EDA技術(shù)與數(shù)字電子技術(shù)融合而成一門專業(yè)課，在講授數(shù)字電路的同時(shí)，通過EDA技術(shù)，讓學(xué)生掌握設(shè)計(jì)以及實(shí)現(xiàn)的方法。將EDA引入數(shù)字電路是現(xiàn)代教育發(fā)展的趨勢(shì)。通過計(jì)算機(jī)輔助軟件來進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)和模擬仿真，這種實(shí)現(xiàn)方法易于修改、易于實(shí)現(xiàn)并且安全，同時(shí)排除了學(xué)生對(duì)設(shè)備安全的擔(dān)憂。利用EDA工具，學(xué)生可以在學(xué)習(xí)的過程中充分發(fā)揮創(chuàng)造力，做不同的嘗試，大大激發(fā)學(xué)生的興趣，培養(yǎng)和提高學(xué)生的創(chuàng)新意識(shí)和創(chuàng)新能力。
關(guān)鍵詞：學(xué)分制；“數(shù)字電子技術(shù)”；項(xiàng)目式；教學(xué)研究
中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2014）45-0194-04
一、引言
內(nèi)蒙古農(nóng)業(yè)大學(xué)積極推動(dòng)本科教學(xué)，提出本科生的完全學(xué)分制教育，將“數(shù)字電子技術(shù)”課程的學(xué)時(shí)壓縮至54學(xué)時(shí)，留出更多的時(shí)間讓學(xué)生來主動(dòng)學(xué)習(xí)和增強(qiáng)動(dòng)手能力。筆者試圖在“數(shù)字電子技術(shù)”課程的基礎(chǔ)教學(xué)中增加一個(gè)項(xiàng)目式教學(xué)環(huán)節(jié)，它使學(xué)生自己通過設(shè)計(jì)和搭建一個(gè)實(shí)用電子產(chǎn)品雛形，鞏固和加深在“數(shù)字電子技術(shù)”課程中的理論基礎(chǔ)和實(shí)驗(yàn)中的基本技能，訓(xùn)練電子產(chǎn)品制作時(shí)的動(dòng)手能力。這需要研究出適合學(xué)生動(dòng)手實(shí)踐的項(xiàng)目，學(xué)生根據(jù)項(xiàng)目要求設(shè)計(jì)出符合要求的電路，從而掌握數(shù)字電路的一般設(shè)計(jì)方法和步驟，訓(xùn)練并提高學(xué)生在文獻(xiàn)檢索、資料利用、方案比較和元器件選擇等方面的綜合能力，同時(shí)為畢業(yè)設(shè)計(jì)和畢業(yè)以后從事電子技術(shù)方面的科研和開發(fā)打下一定的基礎(chǔ)[1]。
二、項(xiàng)目式教學(xué)的目的
通過數(shù)字電子技術(shù)項(xiàng)目式教學(xué)，使學(xué)生能夠較全面地鞏固和應(yīng)用“數(shù)字電子技術(shù)”課程中所學(xué)的基本理論和基本方法，并初步掌握小型數(shù)字系統(tǒng)設(shè)計(jì)的基本方法，能合理、靈活地應(yīng)用各種標(biāo)準(zhǔn)集成電路（SSI、MSI、LSI等）器件實(shí)現(xiàn)規(guī)定的數(shù)字系統(tǒng)[2]。培養(yǎng)學(xué)生獨(dú)立思考、獨(dú)立準(zhǔn)備資料、獨(dú)立設(shè)計(jì)規(guī)定功能的數(shù)字系統(tǒng)的能力，培養(yǎng)學(xué)生獨(dú)立進(jìn)行實(shí)驗(yàn)，包括電路布局、安裝、調(diào)試和排除故障的能力，培養(yǎng)學(xué)生書寫綜合設(shè)計(jì)實(shí)驗(yàn)報(bào)告的能力[3]。
三、項(xiàng)目式教學(xué)的步驟
學(xué)生根據(jù)設(shè)計(jì)教師步驟的項(xiàng)目任務(wù)，從選擇設(shè)計(jì)方案開始，進(jìn)行電路設(shè)計(jì)[4]；選擇合適的器件，畫出設(shè)計(jì)電路圖；通過安裝、調(diào)試，直至實(shí)現(xiàn)任務(wù)要求的全部功能，對(duì)電路要求布局合理，走線清晰，工作可靠，經(jīng)驗(yàn)收合格后，寫出完整的課程設(shè)計(jì)報(bào)告[5]。
1.總體方案選擇。設(shè)計(jì)電路的第一步就是選擇總體方案，就是根據(jù)提出的設(shè)計(jì)任務(wù)要求及性能指標(biāo)，用具有一定功能的若干單元電路組成一個(gè)整體，來實(shí)現(xiàn)設(shè)計(jì)任務(wù)提出的各項(xiàng)要求和技術(shù)指標(biāo)[6]。設(shè)計(jì)過程中，往往有多種方案可以選擇，應(yīng)針對(duì)任務(wù)要求，查閱資料，權(quán)衡各方案的優(yōu)缺點(diǎn)，從中選優(yōu)。
2.單元電路的設(shè)計(jì)。（1）設(shè)計(jì)單元電路的一般方法和步驟：①根據(jù)設(shè)計(jì)要求和選定的總體方案原理圖，確定對(duì)各單元電路的設(shè)計(jì)要求，必要時(shí)應(yīng)詳細(xì)擬定主要單元電路的性能指標(biāo)。②擬定出各單元電路的要求后，對(duì)它們進(jìn)行設(shè)計(jì)。③單元電路設(shè)計(jì)應(yīng)采用符合的電平標(biāo)準(zhǔn)。（2）元器件的選擇。針對(duì)數(shù)字電路的課程設(shè)計(jì)，在搭建單元電路時(shí)，對(duì)于特定功能單元選擇主要集成塊的余地較小。比如時(shí)鐘電路選555，轉(zhuǎn)換電路選0809，譯碼及顯示驅(qū)動(dòng)電路也都相對(duì)固定。但由于電路參數(shù)要求不同，還需要通過選擇參數(shù)來確定集成塊型號(hào)。一個(gè)電路設(shè)計(jì)，單用數(shù)字電路課程內(nèi)容是不夠的，往往同時(shí)摻有線性電路元件和集成塊，因此還需熟悉相應(yīng)內(nèi)容，比如運(yùn)算放大器的種類和基本用法、集成比較器和集成穩(wěn)壓電路的特性和用法。總之，構(gòu)建單元電路時(shí)，選擇器件的電平標(biāo)準(zhǔn)和電流特性很重要。普通的門電路、時(shí)序邏輯電路、組合邏輯電路、脈沖產(chǎn)生電路、數(shù)模和模數(shù)轉(zhuǎn)換電路、采樣和存儲(chǔ)電路等，參數(shù)選擇恰當(dāng)可以發(fā)揮其性能并節(jié)約設(shè)計(jì)成本。
單元電路設(shè)計(jì)過程中，阻容元件的選擇也很關(guān)鍵。它們的種類繁多，性能各異。優(yōu)選的電阻和電容輔助于數(shù)字電路的設(shè)計(jì)可以使其功能多樣化、完整化。
3.單元電路調(diào)整與連調(diào)。數(shù)字電路設(shè)計(jì)以邏輯關(guān)系為主體，因此各單元電路的輸入輸出邏輯關(guān)系與它們之間的正確傳遞決定了設(shè)計(jì)內(nèi)容的成敗。具體步驟要求每一個(gè)單元電路都須經(jīng)過調(diào)整，有條件的情況下可應(yīng)用邏輯分析儀進(jìn)行測(cè)試，確保單元正確。各單元之間的匹配連接是設(shè)計(jì)的最后步驟，主要包含兩方面，分別是電平匹配和驅(qū)動(dòng)電流匹配。它也是整個(gè)設(shè)計(jì)成功的關(guān)鍵一步。
4.衡量設(shè)計(jì)的標(biāo)準(zhǔn)。工作穩(wěn)定可靠；能達(dá)到預(yù)定的性能指標(biāo)，并留有適當(dāng)?shù)挠嗔浚浑娐泛?jiǎn)單，成本低，功耗低；器件數(shù)目少，集成體積小，便于生產(chǎn)和維護(hù)。
5.課程設(shè)計(jì)報(bào)告要求。課程設(shè)計(jì)報(bào)告應(yīng)包括以下內(nèi)容：對(duì)設(shè)計(jì)課題進(jìn)行簡(jiǎn)要闡述；設(shè)計(jì)任務(wù)及其具體要求；總體設(shè)計(jì)方案方框圖及各部分電路設(shè)計(jì)（含各部分電路功能、輸入信號(hào)、輸出信號(hào)、電路設(shè)計(jì)原理圖及其功能闡述、所選用的集成電路器件等）；整機(jī)電路圖（電路圖應(yīng)用標(biāo)準(zhǔn)邏輯符號(hào)繪制，電路圖中應(yīng)標(biāo)明接線引出端名稱、元件編號(hào)等）；器件清單；調(diào)試結(jié)果記錄；課程設(shè)計(jì)報(bào)告應(yīng)內(nèi)容完整、字跡工整、圖表整齊、數(shù)據(jù)翔實(shí)。
四、項(xiàng)目式教學(xué)實(shí)例
1.實(shí)例簡(jiǎn)述。為了確保十字路口的車輛順利、暢通地通過，往往都采用自動(dòng)控制的交通信號(hào)燈來進(jìn)行指揮。其中紅燈（R）亮表示該條道路禁止通行；黃燈（Y）亮表示停車；綠燈（G）亮表示允許通行。交通燈控制器的系統(tǒng)框圖如圖1所示。
2.設(shè)計(jì)任務(wù)和要求。設(shè)計(jì)一個(gè)十字路通信號(hào)燈控制器，其要求如下。
（1）滿足如圖2的順序工作流程。圖中設(shè)南北方向的紅、黃、綠燈分別為NSR、NSY、NSG，東西方向的紅、黃、綠燈分別為EWR、EWY、EWG。它們的工作方式，有些必須是并行進(jìn)行的，即南北方向綠燈亮，東西方向紅燈亮；南北方向黃燈亮，東西方向紅燈亮；南北方向紅燈亮，東西方向綠燈亮；南北方向紅燈亮，東西方向黃燈亮。
（2）應(yīng)滿足兩個(gè)方向的工作時(shí)序，即東西方向亮紅燈時(shí)間應(yīng)等于南北方向亮黃、綠燈時(shí)間之和，南北方向亮紅燈時(shí)間應(yīng)等于東西方向亮黃、綠燈時(shí)間之和。時(shí)序工作流程圖見圖3所示，假設(shè)每個(gè)單位時(shí)間為3秒，則南北、東西方向綠、黃、紅燈亮的時(shí)間分別為15秒、3秒、18秒，一次循環(huán)為36秒。其中紅燈亮的時(shí)間為綠、黃燈亮的時(shí)間之和，黃燈是間歇閃耀。
（3）十字路口要有數(shù)字顯示，作為時(shí)間提示，以便人們更直觀地把握時(shí)間。具體為：當(dāng)某方向綠燈亮?xí)r，置顯示器為某值，然后以每秒減1計(jì)數(shù)方式工作，直至減到數(shù)為“0”，十字路口紅、綠燈交換，一次工作循環(huán)結(jié)束，而進(jìn)入下一步某方向的工作循環(huán)。
（4）可以手動(dòng)調(diào)整和自動(dòng)控制，夜間為黃燈閃耀。
（5）在完成上述任務(wù)后，可以對(duì)電路進(jìn)行以下幾方面的電路改進(jìn)或擴(kuò)展。①在某一方向（如南北）為十字路口主干道，另一方向（如東西）為次干道，主干道由于車輛、行人多，而次干道的車輛、行人少，所以主干道綠燈亮的時(shí)間可以選定為次干道綠燈亮的時(shí)間的2倍或3倍。②用LED發(fā)光二極管模擬汽車行駛電路。當(dāng)某一方向綠燈亮?xí)r，這一方向的發(fā)光二極管接通，并一個(gè)一個(gè)向前移動(dòng)，表示汽車在行駛；當(dāng)遇到黃燈亮?xí)r，移位發(fā)光二極管就停止，而過了十字路口的移位發(fā)光二極管繼續(xù)向前移動(dòng)；紅燈亮?xí)r，則另一方向轉(zhuǎn)為綠燈亮，那么，這一方向的LED發(fā)光二極管就開始移位（表示這一方向的車輛行駛）。
3.可選用器材。①通用實(shí)驗(yàn)底板；②直流穩(wěn)壓電源；③交通信號(hào)燈及汽車模擬裝置；④集成電路：74LS74、74LS164、74LS168、74LS248及門電路；⑤顯示：LC5011-11，發(fā)光二極管；⑥電阻；⑦開關(guān)。
4.設(shè)計(jì)方案提示。根據(jù)設(shè)計(jì)任務(wù)和要求，參考交通燈控制器的邏輯電路，設(shè)計(jì)方案可以從以下幾部分進(jìn)行考慮。
（1）秒脈沖和分頻器。因十字路口每個(gè)方向綠、黃、紅燈所亮?xí)r間比例分別為5∶1∶6，所以，若選4秒（也可以3秒）為一個(gè)單位時(shí)間，則計(jì)數(shù)器每計(jì)4秒輸出一個(gè)脈沖，這一電路就很容易實(shí)現(xiàn)。邏輯電路參考前面有關(guān)課題。
（2）交通燈控制器。計(jì)數(shù)器每次工作循環(huán)周期為12，所以可以選用12進(jìn)制計(jì)數(shù)器。計(jì)數(shù)器可以用單觸發(fā)器組成，也可以用中規(guī)模集成計(jì)數(shù)器。這里我們選用中規(guī)模74LS164八位移位寄存器組成扭環(huán)形12進(jìn)制計(jì)數(shù)器。扭環(huán)形計(jì)數(shù)器的狀態(tài)表如表1所示。
由于黃燈要求閃耀幾次，所以用時(shí)標(biāo)1s和EWY或NSY黃燈信號(hào)相“與”即可。
（3）顯示控制部分。顯示控制部分實(shí)際上是一個(gè)定時(shí)控制電路。當(dāng)綠燈亮?xí)r，使減法計(jì)數(shù)器開始工作（用對(duì)方的紅燈信號(hào)控制），每來一個(gè)秒脈沖，使計(jì)數(shù)器減1，直到計(jì)數(shù)器為“0”而停止。譯碼顯示可用74LS248 BCD碼七段譯碼器，顯示器用LC5011-11共陰極LED顯示器，計(jì)數(shù)器材用可預(yù)置加、減法計(jì)數(shù)器，如74LS168、74LS193等。
（4）手動(dòng)/自動(dòng)控制、夜間控制。這可以用一個(gè)選擇開關(guān)進(jìn)行。置開關(guān)在手動(dòng)位置，輸入單次脈沖，可使交通燈在某一位置上，開關(guān)在自動(dòng)位置時(shí)，則交通信號(hào)燈按自動(dòng)循環(huán)工作方式運(yùn)行。夜間時(shí)，將夜間開關(guān)接通，黃燈閃亮。
（5）汽車模擬運(yùn)行控制。用移位寄存器組成汽車模擬控制系統(tǒng)，即當(dāng)某一方向綠燈亮?xí)r，則綠燈亮“G”信號(hào)使該路方向的移位通路打開，而當(dāng)黃、紅燈亮?xí)r，則使該方向的移位停止。如圖4所示，為南北方向汽車模擬控制電路。
五、結(jié)語
項(xiàng)目教學(xué)法主張先練后講、先學(xué)后教，強(qiáng)調(diào)學(xué)生的自主學(xué)習(xí)，主動(dòng)參與，從嘗試入手，從練習(xí)開始，調(diào)動(dòng)學(xué)生學(xué)習(xí)的主動(dòng)性、創(chuàng)造性、積極性等，學(xué)生唱“主角”，而教師轉(zhuǎn)為“配角”，實(shí)現(xiàn)了教師角色的換位，有利于加強(qiáng)對(duì)學(xué)生自學(xué)能力、創(chuàng)新能力的培養(yǎng)。筆者就多個(gè)方面對(duì)項(xiàng)目教學(xué)法進(jìn)行了嘗試性的研究與實(shí)踐，也取得了非常好的效果。
參考文獻(xiàn)：
[1]馬英，陳朝輝.《數(shù)字電子技術(shù)》課程教學(xué)方法改革與實(shí)踐[J].科技信息，2009，（29）：227-228.
[2]謝劍斌，李沛秦，閆瑋，劉通，丁文霞.在“數(shù)字電子技術(shù)”教學(xué)中培養(yǎng)學(xué)生創(chuàng)新能力[J].電氣電子教學(xué)學(xué)報(bào)，2010，（06）：5-6，9.
[3]陳柳，戴璐平.“數(shù)字電子技術(shù)”課程教學(xué)改革研究與探索[J].中國(guó)電力教育，2013，（02）：96-97.
[4]張學(xué)成.數(shù)字電子技術(shù)實(shí)驗(yàn)改革與創(chuàng)新[J].實(shí)驗(yàn)室研究與探索，2011，（08）：285-288.
[5]李江昊，常丹華，張寶榮，黃震，郭璇，劉雪強(qiáng).“卓越工程師計(jì)劃”試點(diǎn)班課堂教學(xué)改革與實(shí)踐――以數(shù)字電子技術(shù)基礎(chǔ)為例[J].教學(xué)研究，2012，（01）：46-49，64.
[6]鄭潔.“數(shù)字電子技術(shù)”課程實(shí)施研究性教學(xué)的探索[J].電氣電子教學(xué)學(xué)報(bào)，2007，（06）：94-96.
（西安郵電大學(xué)電子工程學(xué)院，陜西西安710121）
摘要：為了高效地利用Verilog HDL語言中always行為建模語句設(shè)計(jì)集成電路，采用比較和舉例論證的方法，總結(jié)出always語句中事件控制敏感信號(hào)對(duì)設(shè)計(jì)仿真的影響。always語句中敏感信號(hào)分為時(shí)鐘邊沿信號(hào)和電平信號(hào)，對(duì)于敏感信號(hào)為時(shí)鐘邊沿信號(hào)，仿真結(jié)果直觀簡(jiǎn)單；但是對(duì)于敏感信號(hào)為電平信號(hào)，敏感信號(hào)必須是所有的輸入和判斷語句的信號(hào)，否則仿真結(jié)果不確定。
關(guān)鍵詞 ：Verilog HDL；always語句；敏感信號(hào)；時(shí)鐘邊沿信號(hào)；時(shí)鐘電平信號(hào)
中圖分類號(hào)：TN911.6?34；TP312 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1004?373X（2015）15?0032?03
收稿日期：2015?02?26
基金項(xiàng)目：陜西省教育廳專項(xiàng)科研基金（2013JK0626）；西安郵電大學(xué)青年教師科研基金資助項(xiàng)目（101?1215；101?0473）
0 引言
硬件描述語言（Hardware Description Language，HDL）是一種用形式化方法來描述數(shù)字電路和系統(tǒng)的語言。Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的，兩種HDL 均為IEEE 標(biāo)準(zhǔn)。但是Veriolg 語言的很多規(guī)定與C語言相似，代碼簡(jiǎn)單，有大量支持仿真的語句與可綜合語句，對(duì)于初學(xué)者設(shè)計(jì)簡(jiǎn)單的數(shù)字系統(tǒng)，更容易學(xué)習(xí)和掌握[1]。所以，Verilog HDL語言在大規(guī)模集成電路和現(xiàn)場(chǎng)可編程門陣列設(shè)計(jì)中得到了廣泛的應(yīng)用[2?4]。
在集成電路設(shè)計(jì)中，Verilog語言中的always語句經(jīng)常用來描述時(shí)序邏輯電路和組合電路。always語句是一種結(jié)構(gòu)化的過程語句，是行為級(jí)建模的基本語句，它的語句格式為：always@（敏感事件列表），敏感事件可以是時(shí)鐘邊沿信號(hào)也可以是電平信號(hào)，分別對(duì)應(yīng)時(shí)序邏輯電路和組合邏輯電路[5]。敏感事件列表中可以包含多個(gè)敏感事件，只要所列舉的任意一種情況發(fā)生，都將激活事件控制，各個(gè)敏感事件之間是“或”的關(guān)系；但不可以同時(shí)包括電平敏感事件和邊沿敏感事件，也不可以同時(shí)包括同一個(gè)信號(hào)的上升沿和下降沿，這兩個(gè)事件可以合并為一個(gè)電平敏感事件。而且，按照語法要求，在always塊中只能給寄存器變量賦值。
在實(shí)際應(yīng)用中，敏感信號(hào)為時(shí)鐘邊沿信號(hào)，仿真綜合結(jié)果一般正確。但是當(dāng)敏感信號(hào)為電平信號(hào)時(shí)，情況就會(huì)變得復(fù)雜，仿真綜合結(jié)果會(huì)變得不確定。文獻(xiàn)[6]對(duì)always敏感信號(hào)與仿真結(jié)果的這種不確定性問題也進(jìn)行了肯定，但是并沒有進(jìn)一步的分析。本文對(duì)always語句中的事件控制敏感信號(hào)出現(xiàn)的各種情況進(jìn)行對(duì)比探討，發(fā)掘always語句中敏感信號(hào)分別為時(shí)鐘邊沿信號(hào)和電平信號(hào)的差異，并通過仿真圖形去驗(yàn)證。
1 敏感信號(hào)為時(shí)鐘邊沿信號(hào)
Always語句中的敏感信號(hào)如果為時(shí)鐘邊沿敏感事件，一般用來表示時(shí)序邏輯電路，時(shí)序邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來的狀態(tài)，或者說，還與之前的輸入有關(guān)。從電路行為上講，不管輸入如何變化，僅當(dāng)時(shí)鐘的沿（上升沿或下降沿）到達(dá)時(shí)，才有可能使輸出發(fā)生變化[7]。這里以經(jīng)常用到的D觸發(fā)器為例，其仿真圖如圖1所示。
上面所述的D 觸發(fā)器，賦值語句為q<=a|b，等式右端為wire型變量。再舉個(gè)多敏感信號(hào)的時(shí)序邏輯電路的例子，比如帶有清零端的16 分頻，其仿真圖如圖2所示。
只要在always塊的敏感信號(hào)表中定義有效的時(shí)鐘沿，敏感詞的作用立竿見影，然后使用過程賦值語句對(duì)信號(hào)賦值，就可以實(shí)現(xiàn)時(shí)序邏輯電路。
2 敏感信號(hào)為電平信號(hào)
always語句中的敏感信號(hào)如果為電平敏感事件，一般用來表示組合邏輯電路，組合邏輯電路的特點(diǎn)是輸出信號(hào)只是當(dāng)前時(shí)刻輸入信號(hào)的函數(shù)，與其他時(shí)刻的輸入狀態(tài)無關(guān)，無存儲(chǔ)電路。從電路行為上看，其特征就是輸出信號(hào)的變化僅僅與輸入信號(hào)的電平有關(guān)，不涉及對(duì)信號(hào)跳變沿的處理[8]。always電平敏感信號(hào)列表，必須將所有的輸入信號(hào)和條件判斷信號(hào)都列在信號(hào)列表中。有時(shí)不完整的信號(hào)列表會(huì)造成不同的仿真和綜合結(jié)果，因此需要保證敏感信號(hào)的完備性。在實(shí)際的PLD 器件開發(fā)中，EDA 工具都會(huì)默認(rèn)將所有的輸入信號(hào)和條件判斷語句作為觸發(fā)信號(hào)，增減敏感信號(hào)列表中的信號(hào)不會(huì)對(duì)最終的執(zhí)行結(jié)果產(chǎn)生影響，因此如果期望在設(shè)計(jì)中通過修改敏感信號(hào)來得到不同的邏輯，是不能實(shí)現(xiàn)的，這也是經(jīng)常犯錯(cuò)的地方，這是因?yàn)榉抡嫫髟诠ぷ鲿r(shí)不會(huì)自動(dòng)補(bǔ)充敏感信號(hào)表。如果缺少信號(hào)，則無法觸發(fā)和該信號(hào)相關(guān)的仿真進(jìn)程，也就得不到正確的仿真結(jié)果。這里以一個(gè)2?4譯碼器為例，其仿真圖如圖3所示。
如果想用一個(gè)敏感信號(hào)來控制邏輯變化，比如當(dāng)enable信號(hào)的電平發(fā)生變化時(shí)，再去譯碼，程序如下，仿真圖如圖4所示。
由圖4 可以看出，這并不是所需的結(jié)果，這就是前面所說的，系統(tǒng)自動(dòng)將所有的輸入作為了敏感信號(hào)。
因此，在應(yīng)用always塊語句表述組合邏輯電路時(shí)，一定要注意敏感信號(hào)的完整性，要求觸發(fā)為所有內(nèi)部用到的信號(hào)，可以用always@（*），此時(shí)，綜合工具和仿真工具會(huì)自動(dòng)將所有的敏感信號(hào)自動(dòng)加入敏感信號(hào)列表。
前面已經(jīng)提到過always敏感信號(hào)不可以同時(shí)包括同一個(gè)信號(hào)的上升沿和下降沿，這兩個(gè)事件可以合并為一個(gè)電平敏感事件。在設(shè)計(jì)中，一些初學(xué)的設(shè)計(jì)者經(jīng)常在時(shí)鐘的上升沿和下降沿都進(jìn)行計(jì)數(shù)器加1，以為這樣能實(shí)現(xiàn)倍頻，仿真結(jié)果如圖5所示。
從圖5中可以發(fā)現(xiàn)并沒有出現(xiàn)想要的結(jié)果，而是呈現(xiàn)出了高阻態(tài)。將直接加1運(yùn)算改為直接的賦值語句，程序如下，仿真結(jié)果如圖6所示。
從圖6中可以看出，cnt8這個(gè)變量存儲(chǔ)的是最后一次賦值，這時(shí)當(dāng)always敏感信號(hào)為電平信號(hào)，系統(tǒng)默認(rèn)為組合邏輯電路，雖然將信號(hào)定義為reg 型，但只是為了滿足always 模塊中的信號(hào)必須定義為reg 型的語法要求，最終的實(shí)現(xiàn)結(jié)果中并沒有寄存器，在圖5中出現(xiàn)高阻態(tài)，因?yàn)閏nt8=cnt8+1是計(jì)數(shù)器，是時(shí)序邏輯電路。
3 結(jié)論
本文對(duì)Verilog語言中always塊語句中的敏感信號(hào)進(jìn)行了對(duì)比探討，得到如下結(jié)論：
（1）如果敏感信號(hào)是時(shí)鐘邊沿觸發(fā)信號(hào)，表示的是時(shí)序邏輯電路，而且在描述時(shí)序電路的always 塊中的reg型信號(hào)都會(huì)被綜合成寄存器，而且時(shí)序邏輯的敏感信號(hào)列表只需要加入所用的時(shí)鐘觸發(fā)沿即可。
（2）如果敏感信號(hào)是電平觸發(fā)信號(hào)，表示的是組合邏輯電路，這里一定要注意敏感信號(hào)的完整性，即所有的輸入和判斷語句的信號(hào)都要加為敏感信號(hào)，否則，得不到想要的設(shè)計(jì)結(jié)果。
（3）在組合邏輯電路描述中，將信號(hào)定義為reg型，只是為了滿足always模塊中的信號(hào)必須定義為reg 型的語法要求，最終實(shí)現(xiàn)結(jié)果中并沒有寄存器。
參考文獻(xiàn)
[1] PALNITTKAR S.Verilog HDL 數(shù)字設(shè)計(jì)與綜合[M].夏宇聞，胡燕祥，刁嵐松，譯.2版.北京：電子工業(yè)出版社，2009.
[2] 孫繼榮，李志蜀，王莉，等.程序切片技術(shù)在軟件測(cè)試中的應(yīng)用[J].計(jì)算機(jī)應(yīng)用研究，2007，24（5）：210?213.
[3] 寧佐林，邱智亮.PCI橋接IP Core 的Verilog HDL 實(shí)現(xiàn)[J].電子科技，2006，19（4）：43?46.
[4] 趙東，耿衛(wèi)東，吳春亞，等.用FPGA 實(shí)現(xiàn)OLED 灰度級(jí)顯示[J].光電子? 激光，2002，13（6）：554?558.
[5] 羅杰.Verilog HDL與數(shù)字ASIC設(shè)計(jì)基礎(chǔ)[M].武漢：華中科技大學(xué)出版社，2008．
[6] PADMANABHAN T R，SUNDARI B B T. Design through Verilog HDL [M]. New York：John Wiley & Sons，2013.
[7] CILETTI M D. Advanced digital design with the Verilog HDL [M]. 2nd ed. Beijing：Electronic Industry Press，2010.
[關(guān)鍵詞]教學(xué)方法；學(xué)習(xí)方法；一體化教學(xué)；操作性；實(shí)用性
中圖分類號(hào)：G64
文獻(xiàn)標(biāo)識(shí)碼：A
文章編號(hào)：1006-0278（2013）08-236-01
經(jīng)過幾十年的探索與實(shí)踐，我國(guó)的中等職業(yè)教育已進(jìn)入了一個(gè)新的發(fā)展時(shí)期，教育質(zhì)量不斷提高，辦學(xué)方向更加明確，改革思路日益清晰，學(xué)校布局日趨合理，事業(yè)規(guī)模迅速擴(kuò)大，一個(gè)基本適應(yīng)我國(guó)社會(huì)主義現(xiàn)代化建設(shè)需要的中等職業(yè)教育新體系已初步形成。
一、當(dāng)前數(shù)字電子技術(shù)理論課程教學(xué)的現(xiàn)狀
當(dāng)前的數(shù)字電子技術(shù)課程教學(xué)目標(biāo)，根據(jù)中等教育和高等教育的不同，在傳統(tǒng)教育理念和教育模式的基礎(chǔ)上，增加了技能訓(xùn)練的元素，在教材的編寫上，實(shí)現(xiàn)了理論與實(shí)驗(yàn)的統(tǒng)一，以清華大學(xué)出版社出版的《數(shù)字電子技術(shù)基礎(chǔ)》劉美玲，2008.5版為例，此教材在每一章后，都增加了技能訓(xùn)練章節(jié)，充分說明了數(shù)字電子技術(shù)課程理論與實(shí)際的緊密結(jié)合，并向著一體化的方向發(fā)展。
二、數(shù)字電子技術(shù)課程教學(xué)方法改革實(shí)現(xiàn)的方法和途徑
（一）教學(xué)方法改革實(shí)現(xiàn)的方法與實(shí)例
1 理論和實(shí)踐相結(jié)合
教學(xué)過程中注重理論與實(shí)踐相結(jié)合，以實(shí)踐作為檢驗(yàn)學(xué)習(xí)效果的標(biāo)準(zhǔn)，并注意實(shí)際問題的分析方法，培養(yǎng)學(xué)生的分析綜合能力。
例如數(shù)據(jù)選擇器的擴(kuò)展應(yīng)用中，用4片8選1數(shù)據(jù)選擇器和1片2線-4線譯碼器構(gòu)成的32選1數(shù)據(jù)選擇器，當(dāng)A4A3=00時(shí)，由A2A1A0從D0-D7中選1路輸出，當(dāng)A4A3=01時(shí)，由A2A1A0從D8-D15中選1路輸出，當(dāng)A4A3=10時(shí)，由A2A1A0從D16-D23中選1路輸出，當(dāng)A4A3=11時(shí)，由A2A1A0從D24-D31中選1路輸出。本例的教學(xué)方法與單片機(jī)原理與應(yīng)用中，存儲(chǔ)器擴(kuò)展的地址分配法類似，都是通過對(duì)現(xiàn)在芯片的功能和要擴(kuò)展電路的使能端的綜合分析應(yīng)用來實(shí)現(xiàn)的，教學(xué)時(shí)應(yīng)注意問題分析方法的解決，及線路設(shè)計(jì)思想和線路設(shè)計(jì)步驟的統(tǒng)一，從芯片的有效性選擇入手，分析數(shù)據(jù)的選擇路徑，從而完成電路的設(shè)計(jì)，也是理論和實(shí)踐相結(jié)合，培養(yǎng)學(xué)生綜合分析能力的體現(xiàn)。
2 啟發(fā)式、討論式、研究式教學(xué)
從灌輸式方法轉(zhuǎn)變?yōu)閱l(fā)式、討論式、研究式的教學(xué)方法，充分調(diào)動(dòng)學(xué)生的積極性，積極利用多媒體、遠(yuǎn)程網(wǎng)絡(luò)教育等現(xiàn)代化教學(xué)手段，改變以往黑板加粉筆的說教方式，激發(fā)學(xué)生的學(xué)習(xí)興趣，提高教學(xué)質(zhì)量和教學(xué)效益，讓學(xué)生變得更活更實(shí)。
例如在進(jìn)行集成A/D轉(zhuǎn)換器章節(jié)的教學(xué)過程中，應(yīng)充分運(yùn)用現(xiàn)代多媒體手段，以及網(wǎng)絡(luò)教育的手段，擴(kuò)展學(xué)生的視野，常用典型集成A/D轉(zhuǎn)換器有ADC0808/0809、ADC7705、ADC7714、ADC7888、ADC5320、ADC0824、TLC548/549、TLV5616、TLV5880等，在教學(xué)實(shí)際過程中，應(yīng)先找到對(duì)應(yīng)芯片，以及芯片在電子、機(jī)電一體化、通信等專業(yè)的應(yīng)用實(shí)例，從而激發(fā)學(xué)生的學(xué)習(xí)積極性，具有事半功倍的效果。以某一塊芯片作為分析實(shí)例時(shí)，應(yīng)具體講解引腳定義及工作原理，在安排學(xué)生作業(yè)時(shí)，要求學(xué)生應(yīng)用網(wǎng)絡(luò)等手段，找到ADC芯片實(shí)際應(yīng)用的例子，并作分析，從而提高學(xué)生獨(dú)立分析研究、檢索信息、解決實(shí)際問題的能力，是啟發(fā)式、研究式教學(xué)的典型應(yīng)用。
（二）學(xué)習(xí)方式轉(zhuǎn)變方法與實(shí)例
1 互動(dòng)式學(xué)習(xí)方式
指在課堂教學(xué)中教師從主體轉(zhuǎn)為主導(dǎo)，進(jìn)而創(chuàng)造出教學(xué)中師生平等、合作、和諧的課堂氛圍，使師生在知識(shí)、情感、思想、精神等方面的相互交融中，實(shí)現(xiàn)教學(xué)相長(zhǎng)。
例如在時(shí)序邏輯電路的設(shè)計(jì)教學(xué)過程中，可通過步驟式教學(xué)方法，由教師提出設(shè)計(jì)思想的步驟，以學(xué)生為主體，緊緊抓住邏輯電路設(shè)計(jì)步驟，教師和學(xué)生在平等的基礎(chǔ)上共同完成教學(xué)內(nèi)容，根據(jù)時(shí)序邏輯電路的設(shè)計(jì)步驟，分析每個(gè)步驟完成后要達(dá)到的結(jié)果，并為下一個(gè)步驟做好準(zhǔn)備，并以實(shí)際設(shè)計(jì)案例為教學(xué)規(guī)范，與學(xué)生共同進(jìn)入到邏輯電路設(shè)計(jì)的規(guī)范步驟之中，將教師放到學(xué)生的思維方式上，共同完成互動(dòng)式的教學(xué)過程。
2 適應(yīng)性學(xué)習(xí)方式
當(dāng)學(xué)生在學(xué)習(xí)環(huán)境變化的情況下，通過主觀努力，克服心理上的不適感，積極變被動(dòng)為主動(dòng)，使自己的心態(tài)調(diào)整到能正常學(xué)習(xí)的一種心理活動(dòng)。
例如數(shù)字電子技術(shù)教學(xué)過程中常會(huì)出現(xiàn)學(xué)生不能主動(dòng)學(xué)習(xí)的情況，心理上產(chǎn)生對(duì)知識(shí)應(yīng)用的不信任，在學(xué)習(xí)上產(chǎn)生被動(dòng)的局面，此時(shí)教師應(yīng)以實(shí)例作為教學(xué)入口，深入講解實(shí)際生活中的邏輯思想和邏輯電路應(yīng)用，擴(kuò)大知識(shí)面，以“從應(yīng)用到理論的反向邏輯思想”作為教學(xué)方法，讓學(xué)生適應(yīng)邏輯電路和學(xué)習(xí)方式，得到較好的教學(xué)效果。
一、課例簡(jiǎn)介
（一）課例名稱
基本RS觸發(fā)器
（二）課例內(nèi)容
基本RS觸發(fā)器的概念及其應(yīng)用。觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本單元，而基本RS觸發(fā)器又是各種類型觸發(fā)器的基本形式，因此它對(duì)整個(gè)章節(jié)的學(xué)習(xí)具有重要的意義。
二、學(xué)生特征
學(xué)生為電子技術(shù)專業(yè)一年級(jí)學(xué)生，通過前期課程《電工基礎(chǔ)》、《模擬電子技術(shù)》和本課程前一階段的學(xué)習(xí)，已具備了一定的電路的分析、設(shè)計(jì)及制作的能力。已在本課程學(xué)習(xí)了“與”、“或”、“非”及其復(fù)合邏輯的邏輯符號(hào)、邏輯表達(dá)式及邏輯運(yùn)算規(guī)則，具備了學(xué)習(xí)本課的基本知識(shí)，對(duì)將觸發(fā)器用于實(shí)際電路的設(shè)計(jì)與制作有強(qiáng)烈的認(rèn)知愿望，因此對(duì)本節(jié)課的學(xué)習(xí)很感興趣，但又覺得難度大。
三、教學(xué)設(shè)計(jì)
（一）教學(xué)目標(biāo)分析
1．知識(shí)與技能目標(biāo)。讓學(xué)生了解觸發(fā)器的概念及其應(yīng)用；學(xué)會(huì)分析基本RS觸發(fā)器的電路結(jié)構(gòu)、工作原理，掌握觸發(fā)器在實(shí)際電路設(shè)計(jì)中的應(yīng)用。
2．方法和能力目標(biāo)。讓學(xué)生初步掌握分析電路的方法，進(jìn)一步培養(yǎng)學(xué)生的電路設(shè)計(jì)與制作的能力和分析、解決問題的能力；培養(yǎng)學(xué)生獲取數(shù)字電子技術(shù)的能力，交流表達(dá)的能力和自主學(xué)習(xí)的內(nèi)在發(fā)展能力。
3．情感與態(tài)度目標(biāo)。通過讓學(xué)生積極參與探究，投入到課堂教學(xué)雙邊活動(dòng)中，培養(yǎng)學(xué)生的合作意識(shí)；通過讓學(xué)生體驗(yàn)成功，享受發(fā)現(xiàn)的樂趣，培養(yǎng)學(xué)生學(xué)習(xí)數(shù)字電子技術(shù)的自信心。
（二）教學(xué)重點(diǎn)和難點(diǎn)
1.重點(diǎn)：基本RS觸發(fā)器工作原理及在實(shí)際電路設(shè)計(jì)中的應(yīng)用。
2.難點(diǎn)：如何根據(jù)基本RS觸發(fā)器的電路結(jié)構(gòu)分析其工作原理。
（三）教學(xué)目標(biāo)實(shí)現(xiàn)策略
1．通過課件中的實(shí)物圖片、動(dòng)畫、模擬仿真等手段將學(xué)生帶進(jìn)形象的教學(xué)情境之中，突出教學(xué)內(nèi)容中的重點(diǎn)、難點(diǎn)，激發(fā)學(xué)生學(xué)習(xí)興趣，提高教學(xué)效率。
2．采用問題解決的教學(xué)策略，以引導(dǎo)式的問題循序漸進(jìn)地教學(xué)，提高學(xué)生分析問題、解決問題的能力。
3．采用教師引導(dǎo)、啟發(fā)。首先教師提出問題、然后學(xué)生討論、發(fā)言、同學(xué)點(diǎn)評(píng)、教師點(diǎn)評(píng)；培養(yǎng)學(xué)生的認(rèn)知能力、問題解決與處理能力及交流溝通能力，使學(xué)生在雙向互動(dòng)的教學(xué)活動(dòng)中掌握知識(shí)。
（四）教學(xué)過程
（五）學(xué)習(xí)評(píng)價(jià)
采用過程性評(píng)價(jià)和形成性評(píng)價(jià)相結(jié)合的方法進(jìn)行學(xué)習(xí)評(píng)價(jià)，注重利用學(xué)生學(xué)習(xí)質(zhì)量反饋結(jié)果改進(jìn)教學(xué)。
1．過程性評(píng)價(jià)。
（1）通過課堂教學(xué)中與學(xué)生的互動(dòng)情況反饋。（2）學(xué)生討論及上臺(tái)演示的表現(xiàn)。（3）通過學(xué)生完成“在線測(cè)試”情況了解教學(xué)效果。
2．形成性評(píng)價(jià)。
通過查閱網(wǎng)絡(luò)課程的“電路設(shè)計(jì)與制作指導(dǎo)”欄目，完成“由觸發(fā)器構(gòu)成的改進(jìn)型搶答器”電路的設(shè)計(jì)與制作。要求學(xué)生能正確選擇和測(cè)試所使用的元件，電路設(shè)計(jì)正確、布線合理、制作美觀，電路通過檢測(cè)能實(shí)現(xiàn)相應(yīng)的功能。
