發布時間：2022-04-28 10:31:10
開篇：寫作不僅是一種記錄，更是一種創造，它讓我們能夠捕捉那些稍縱即逝的靈感，將它們永久地定格在紙上。下面是小編精心整理的1篇硬件設計論文，希望這些內容能成為您創作過程中的良師益友，陪伴您不斷探索和進步。
1工藝設計流程及內容
工藝設計團隊在進行工藝過程的設計時一般先需要如下原始資料：產品裝配圖和零件圖，企業的制造相關信息。產品裝配圖有助于工藝設計師了解零件在產品上的位置，所起到的作用以及工作的條件情況；零件圖則表明了該零件的尺寸和精度要求；了解企業的制造相關信息有利于工藝設計師根據生產廠的生產條件，生產廠現有的設備規格，型號及性能，物資供應狀況等信息設計出更加符合本企業的產品工藝設計。這些原始資料是制定工藝設計的基礎。根據工藝設計流程和工藝設計相關內容，可以把工藝設計活動分為四個階段活動。第一階段：工藝性分析階段，工藝設計人員從產品詳細設計人員處獲得新產品的CAD圖，對CAD圖進行工藝性分析，審查圖紙上的視圖、尺寸和技術要求是否完整、統一、正確；找出重要的技術要求結合企業的加工能力分析是否能達到要求，分析零件的結構工藝性，是否存在不合理的結構或者可以改進的地方，與產品設計人員協商。只有對零件的結構工藝性進行充分分析，才能清楚零件的結構特點，加工表面與非加工表面、重要表面與非重要表面、技術要求的高低等直接影響零件加工性的因素，才能制定出最合理的工藝設計方案；第二階段：確定毛坯及其制造方式，通過圖紙的審查之后，設計人員開始確定毛坯及其制造方式，毛坯的確定是工藝設計過程中的重要內容，選擇不同的毛坯就會有不同的加工工藝，采用的設備，工裝也不同從，從而對生成率和成本有影響。因此必須正確的選擇毛坯類型和制造方法，確定毛坯精度及余量，之后繪制毛坯圖；第三階段：擬定產品的工藝路線，工藝路線是指用各種方法將毛坯加工成零件的整個加工路線。在毛坯確定后，根據零件的技術要求、表面形狀、已知的各種機床加工工藝范圍、刀具的用途，就可以初步擬定零件表面的加工方法，工序的先后順序，工序的集中還是分散。工藝路線的擬定不但影響加工質量和生產效率，而且影響工人的勞動強度，影響設備投資，車間面積，生產成本等，因此擬定工藝路線是工藝設計過程中的關鍵階段；第四階段：進行工序詳細設計，工藝路線擬定之后確定各工序的具體內容。包括確定各工序加工余量、計算各工序尺寸及公差，選擇各工序使用的機床與工藝設備，確定各工序的切削用量及時間定額。工序設計應該是在保證質量的前提下，提高生產效率，這個階段最終形成加工工序卡片。當過程流程圖，加工工序卡片都通過審核之后形成將文件，整理文件保存，整個產品開發設計過程中的工藝設計到此結束。之后將文件下發，指導一線工人進行生產。
2工藝設計過程的要素模型
質量管理體系國際標準將過程定義為：一組將輸入轉化為輸出的相互關聯或相互作用的活動[7]。過程方法是指組織內各過程的系統的應用，連同這些過程的識別和相互作用及其管理。過程構成要素模型，如圖2所示。根據過程定義并結合圖2過程構建要素模型可知:一個過程包括輸入、輸出、相關轉換活動、所需資源、過程所處的環境以及檢測評價等六要素。其中輸入是實施過程的開始，而輸出是完成過程的結果，通過使用合理的資源和科學的管理，來對處于一定的環境的過程進行增值轉換活動。為了確保過程的結果質量，對輸入過程的要素、環境要求和輸出的結果（有形的或者無形的）以及在過程中的適當階段應進行必要的監控和評價。工藝設計過程中的轉化活動是由一系列按照時序要求展開的活動，首先是包括審查圖紙、產品結構及技術分析、工藝性評價的工藝性分析活動，之后是選擇毛坯精度確定余量、繪制毛坯圖的確定毛坯及其制造方式活動，然后是劃分加工階段及確定工序順序的擬定產品的工藝路線活動，最后是確定工序余量計算工序尺寸及公差，選擇切削用量，計算時間額定，選擇加工設備及工藝裝備的詳細的工序設計活動。
3工藝設計過程影響因素分析
工藝設計過程是指工藝設計相關的一切活動，信息，數據，資源的總和。它是由一系列子過程工藝設計活動組成。由于每個過程活動的任務和目標不一樣，如表1所示。使得不同階段的活動所需的資源，輸入輸出，環境等要素也不同。在產品結構性工藝審查，毛坯的選擇，工藝方案設計與評價，工裝設計，材料與工時定額等活動時要綜合考慮企業自身條件，生產設備，生產能力，生產環境，工藝相關經驗，工具相關信息，設備相關參數，加工人員技術水平信息等影響因素，還要結合所處的環境和資源等因素，如環保規則，加工生產條件，安全條件，經濟性等方面。最后輸出最經濟，最可行，最合理的工藝設計方案等文件內容指導企業生產制造。
4工藝設計缺陷因素結構模型的構建
為了更好的表達缺陷因素與工藝設計過程的關系，避免工藝設計缺陷的產生，并參考多數企業的工藝設計流程，采用過程方法構建的工藝缺陷因素結構關系模型，如圖3所示。從圖3可以看出硬件產品工藝設計過程是一個多層次，多步驟和分階段的設計過程。整個工藝設計過程涉及的影響因素因不同階段而不同，分布于產品工藝設計過程各個階段的活動中。工藝缺陷影響因素結構關系模型不僅表達出工藝設計過程中各設計階段間的邏輯順序關系，理順了工藝設計階段的各個活動的輸入、輸出，而且還清晰地呈現出設計資源、環境等缺陷因素與工藝設計過程的關系，為以后的工藝設計缺陷的預防和控制提供了理論基礎。然而，從整個模型可以看出，影響工藝缺陷的因素比較多，在具體的工藝設計活動中，往往是由于模型中缺陷因素不能合理有效的控制這些因素，增加了工藝設計缺陷的風險。因此，需要進一步定量掌握工藝設計階段的影響因素對工藝設計活動的影響程度，以及因素之間的互相影響關系，以便更好的，有針對性地采取措施來優化工藝設計過程，提高工藝設計質量。
5工藝缺陷影響因素定量化分析
5.1基于DEMATEL方法的工藝設計缺陷因素分析
DEMATEL（decisionmakingtrialandevaluationlaboratory）決策實驗室分析法，是20世紀70年代出現的運用圖論與矩陣論原理進行系統因素分析的方法，它通過系統中各因素之間的邏輯關系構建直接影響矩陣，計算各因素對其他因素的影響度以及被影響度，從而計算各因素的中心度和原因度，然后，根據因素所對應的中心度和原因度，得出該因素所屬的種類（原因性因素還是結果性因素）。DEMATEL方法關注的不僅是因素之間的兩兩直接影響關系，還考慮了所有因素之間的間接影響關系，從而獲取眾多因素中的關鍵因素。采用DEMATEL方法對影響工藝設計缺陷因素進行量化分析，分析過程直觀、明晰，其結果不僅可以表達各缺陷因素之間的量化因果關系，還能根據量化結果對影響因素集進行因果分類和重要程度排序，為缺陷因素控制管理以及識別提供科學依據。
5.2基于DEMATEL方法的工藝設計缺陷因素分析步
驟如下（1）構建各因素間的直接影響矩陣。工藝設計缺陷影響因素表示為Tx，其中x=1，2，3……n，如果因素Ti對因素Tj有影響，則表示為tij。設定影響關系評價標度(如根據較強，強，一般，弱，無五個等級分別賦值)，定義：當i=j時，tij=0表示因素自身對自己無影響；當因素Ti對因素Tj影響很弱時，tij=1；當因素Ti對因素Tj影響一般時，tij=2；當因素Ti對因素Tj影響較強時，tij=3；當因素Ti對因素Tj影響很強時，tij=4。構造因素間的影響矩陣G。影響度Hi為綜合影響矩陣D中i行的行和，表示因素Ti對其他所有元素的綜合影響值。被影響度Lj為綜合影響矩陣T中j列的列和，表示Tj受其他所有因素的綜合影響值。中心度Mi為綜合影響矩陣T中第i行的行和與第i列的列和之和，表示該因素在系統中的重要性程度。原因度Ui為綜合影響矩陣T中的第i行之和與第i列之和的差，表示該因素與其他因素的因果邏輯關系程度，若為正，表示該因素對其他因素的影響大，稱為原因因素;若為負，則表示該因素受其他因素的影響大，稱為結果因素。（5）根據第四步計算的結果，以Ui為縱軸，Mi為橫軸，繪制因素的原因—結果圖，得出各缺陷因素的影響度和被影響度排序。
5.3舉例分析
以某雨彈發射架的工藝設計為例，影響雨彈發射架工藝設計缺陷的因素眾多、關系復雜。按上述方法，從與工藝設計有關過程活動的角度來考慮，同時考慮輸入輸出類、資源類、環境類以及監測評價四大類工藝缺陷影響因影響因素體系，構建了雨彈發射架工藝設計缺陷因素表以及按DEMATEL方法步驟計算出綜合數據，如表2所示。（1）缺陷因素的原因—結果圖根據綜合影響關系表，以Ui為縱軸，Mi為橫軸，繪制因素的原因—結果圖，得出各缺陷因素的影響度和被影響度排序。應用SPSS軟件將各雨彈發射架工藝設計影響因素標注在坐標系上，如圖4所示。（2）分析結果由以上結果從整體所有因素可以看到：（1）雨彈發射架工藝設計的原因因素有24個位于0線以上，依次f1、f2、f3、f4、f5、f7、f8、f10、f11、f13、f14、f15、f17、f21、f23、f24、f25、f28、f30、f32、f35、f37、f39、f40，它們是導致雨彈發射架工藝設計缺陷的主導因素。根據20/80原則，影響度大小排序前五位為f10（工藝流程圖）、f13（工序操作指導卡片）、f5（現有生產能力資料）、f7（毛坯方案）、f2（組件明細）、所以，必須采取針對性的措施。（2）結果因素有16個位于0線以下，依次為f6、f9、f12、f16、f18、f19、f20、f22、f26、f27、f29、f31、f33、f34、f36、f38，這些因素受其他因素影響比較大。按被影響度大小排序前三位為f38（成本約束）、f22（毛坯的相關經驗）、f12（工序卡片），它們極易受到其他因素的影響，必須加以重視。（3）從工藝設計缺陷因素原因—結果圖中也可以分別按類中的因素比較，如輸入輸出類缺陷因素（正方形表示）中的f10（工藝流程圖）、f13（工序操作指導卡片）、f5（現有生產能力資料）中心度值較大，是輸入輸出類最可能導致工藝設計缺陷的致因因素；從圖4可以看出輸入輸出類因素相對其他類因素大部分都在0線以上，這說明此類因素中原因因素較多，應該給予一定控制。資源類缺陷因素(圓圈表示)中f22（毛坯的相關經驗）原因度第二小，說明受其他因素影響最大。環境類缺陷因素（正三角形表示）中f38（成本約束）原因度最小，中心度第三大，說明成本約束不僅受其他因素影響大外，自身影響其他因素也大，應給予控制。監測評價類成本約束（倒三角形表示）f39，f40，都在0線以上，說明此類缺陷因素影響其他因素較多。（4）從整體來看缺陷因素f5（現有生產能力資料）、f10（工藝流程圖）、f12（工序卡片）、f13（工序操作指導卡片）、f22（毛坯的相關經驗）、f38（成本約束）相對離散，應重點控制監測。以上結果只是針對雨彈發射架工藝設計，對其他硬件產品工藝設計缺陷因素分析可參照此方法，但分析結果因產品而異。
6結論
采用過程方法，分析了影響硬件產品工藝缺陷的設計各個階段影響因素。從輸入、輸出、所需資源、所處環境、增值轉化活動及監測評價過程六要素全面系統地構建了工藝缺陷的結構關系模型，彌補了以往產品設計過程中對工藝設計缺陷影響因素關注的不足，直觀展現了影響因素、工藝設計階段與工藝缺陷之間的作用關系。在此基礎上，利用DEMATEL法對工藝缺陷活動的影響因素之間定量化分析，得出各因素的影響大小和因素之間的因果關系，以此來針對性的控制。最后在雨彈發射架工藝設計中得到應用。研究成果對其他企業預防和控制硬件產品工藝設計缺陷起到重要指導意義。
作者：劉衛東 余為鋒 鄭慧萌 肖承地 單位：南昌大學
近年來，隨著微電子技術、傳感器技術、信號處理技術的迅速發展，以及新能源、新材料的廣泛應用，使四旋翼無人飛行器的控制算法與工程應用得到了優化與創新。國防科技大學、上海交通大學等學者提出了基于Backstepping方法、自抗擾控制、滑膜技術的控制［1，2］。斯坦福大學的STARMAC工程研發的四旋翼飛行器系統具有可靠完全自主航點跟蹤的能力，具備多飛行器協同飛行水平［3］。麻省理工學院無人機集群健康管理計劃實現了通過地面操作實現多個無人機對動態環境感知、重建并規劃飛行［4］。考慮到四旋翼飛行器具有非線性、多變量、強耦合等特點，要通過無刷電調控制4個無刷電機的轉速來實現由4個輸入量，6個自由度的欠驅動系統的控制［5］。在四旋收稿日期:2014—06—05*基金項目:浙江省科技廳公益項目(2012C21082)翼飛行器控制系統設計的過程中對飛行原理進行定性定量的分析，可以減少飛行實驗平臺的搭建時間，也可為電源模塊、飛行控制模塊的設計提供理論基礎。為實現四旋翼飛行器的自穩控制，通過陀螺儀、大氣壓力傳感器、三軸加速度傳感器采集到的數據對飛行姿態進行解析，但是飛行時所產生的機體震動、溫漂、零漂所帶來的誤差以及外界環境的干擾［6］，使位置姿態的估計與飛行高度的保持產生了較大的困難。對此，本文在飛行控制系統設計中對加速度傳感器與陀螺儀融合使用，解析姿態數據的過程中使用卡爾曼濾波算法，不但有效地減弱了陀螺儀的溫漂、零漂現象，還使得多傳感器間的優缺點互補，提高了四旋翼飛行器的控制精度。
1飛行原理與機械結構
四旋翼飛行器的旋翼對稱地安裝在呈十字交叉的支架頂端，位置相鄰的旋翼旋轉方向相反，同一對角線上的旋翼旋轉方向相同，以此確保了飛行系統的扭矩平衡［7］，如圖1所示。四旋翼飛行器旋翼的旋轉切角是固定值，因此，要通過調節每個電機的轉速來實現六自由度的飛行姿態控制。增大或減少4個電機的轉速來完成垂直方向上的升降運動，調節1，3旋翼的轉速差來控制仰俯速率和進退運動，調節2，4旋翼的轉速差來控制橫滾速率和傾飛運動，調節2個順時針旋轉電機和2個逆時針旋轉電機的相對速率來控制偏航運動。通過對飛行原理的分析，把可行性、低成本、易維護作為主要考慮因素，設計的樣機如圖2所示。機臂由鏤空工程塑料材料PA66和30%玻璃纖維制成，質量相對較輕，強度大，對稱電機軸距55cm，為保證水平起飛與平穩著陸，四旋翼飛行器底部安裝起落架。電機旋翼等具體參數為:機體質量為857g;最大負載約為300g;機身高度為31cm;飛行時間約為8min。在整機安裝過程中盡量保證重心在機械機構的對稱中心，實際飛行實驗證明了系統動力設備與機械結構的可行性。
2總體結構設計
四旋翼飛行器的硬件系統設計以飛控板為優秀，搭載動力設備、電源模塊與遙控模塊。圖3描述了以ATMEGA644P—AU為優秀芯片搭載多傳感器的飛行控制系統總體結構框圖，整體系統利用11．1V鋰電池供電，飛控與無刷電調以I2C總線數據傳輸來調節4個電機的轉速;在遙控模塊中，2．4MHz的控制信號通過PPM解碼板與飛控板進行數據傳輸;在多傳感器系統中，大氣壓力感器用于飛行高度檢測，陀螺儀與加速度計的融合使用用于姿態解算。
3電源模塊
四旋翼飛行器由2200MAh，11．1V，持續放電倍率30C鋰電池供電，通過穩壓電路的設計對不同電路進行供電，確保各模塊正常穩定的工作。控制系統設計需要5，3V兩種電平供電，電壓轉換電路如圖4所示。由鋰電池提供的11．1電壓經兩塊7805穩壓芯片后轉為5V電壓，一部分用于飛控板供電，一部分向預留的外部接口供電。經7805輸出的5V電壓經過2個MCP1700T穩壓芯片輸出3V電壓，一部分供給控制系統的數字電路，一部分供給控制系統的模擬電路。330μF/25V電解電容器，10nF/16V鉭電容器，貼片電容器的并聯使用起到了防止電壓抖動與濾波的作用。
4多傳感器控制模塊
為了準確地控制四旋翼飛行器的飛行姿態，需要在控制系統中加入不同的傳感器，加速度傳感器與三個陀螺儀來測量三軸加速度與角速度，大氣壓力傳感器通過測量起始位置與飛行位置的氣壓差對飛行高度控制，為自主導航功能提供支持。大氣壓力傳感器選擇的是Freescale公司的MPX4250A，在該集成傳感器芯片上，除具有壓阻式壓力傳感器外，還有用作溫度補償的薄膜電阻網絡，測壓范圍為20～250kPa，輸出電壓為0．2～4．9V，工作溫度范圍為－40～+125℃。電路如圖5所示，可以根據壓力的大小，通過控制P_1和P_2選擇不同的放大倍數，提高采樣的精度。LIS344ALH是一種低功耗、高性能、高精度的三軸加速度傳感器，通過模擬輸出為外部電路提供直接測量信號，加速度傳感器的工作電壓為2．2～3．6V，檢測量程可以在±2gn或±4gn間選擇。其中，VREF為通過穩壓芯片MCP1700T轉換為3V的穩定電壓輸入。應用電路如圖6所示，選擇100nF的貼片電容器作為VCC端的解耦電容，在輸出端使用1μF的濾波電容減小噪聲。考慮到振動誤差無法通過加速度傳感器進行補償，因此，陀螺儀選型的過程中把機械性能作為重要的考慮因素，選擇了可以在單芯片上實現完整單軸角速度響應的ADXRS610陀螺儀傳感器。3個ADXRS610陀螺儀分別安裝于垂直于機體坐標系的XYZ軸來實現系統三軸角速度的測量。
5實驗與仿真
四旋翼飛行器在姿態解算時，陀螺儀傳感器直接測量的是角速度，在積分得到角度的過程中隨著時間的增長會產生累計積分誤差，積分誤差產生的原因一方面是積分時間，另一方面，由于自身的機械特性會產生零漂溫漂等現象［8］。在陀螺儀的使用過程中融合加速度傳感器，不僅為陀螺儀提供了絕對參考系，而且使加速度傳感器優秀的靜態性能與陀螺儀良好的動態性能相結合［9］，較好地抑制了外界干擾。數據經卡爾曼濾波算法處理后，可有效地降低數據噪聲。圖8為加速度傳感器采樣數據與卡爾曼濾波后的數據比較，可以明顯地看到噪聲信號減小了，但是仍有少量的擾動存在。圖9的曲線表明了陀螺儀采集角速度數據存在零漂、溫漂現象，當確定零漂為0．05°，靜態輸出電壓為2．63V時，從波形圖中可以觀察到通過卡爾曼濾波處理后的積分數據平滑收斂，不但對零點漂移進行了補償，而且對累計積-10-5051015角度/（°）012345時間/s卡爾曼濾波后的數據加速度計采集數據圖8加速度計采樣數據經卡爾曼濾波后的數據圖Fig8DatadiagramofsamplingdatasofaccelerometerprocessedbyKalmanfiltering分誤差，溫漂有較好的抑制作用。-10-5051015角度/（°）012345時間/s卡爾曼濾波后的陀螺儀數據陀螺儀積分數據采集角速度數據。
6結論
本文從四旋翼飛行器的飛行原理入手，整合各個功能模塊并通過對主要傳感器的選型完成四旋翼飛行器控制系統的硬件電路設計，實現了飛行實驗平臺的搭建，多次飛行實驗證明了硬件系統的可行性，達到了預期設計目標。在加速度傳感器與陀螺儀的融合使用過程中，通過卡爾曼濾波算法對數據進行處理，有效地抑制了在硬件電路設計中無法避免的零漂、溫漂等干擾因素，仿真結果證明了該方法的有效性。
作者:李運堂 單位: 中國計量學院機電工程學院
一、靜止無功發生器的工作原理與基本結構
靜止無功發生器硬件電路主要包括:整流電路、逆變電路、智能功率模塊IPM的驅動電路、過零檢測電路，電流調理電路，鎖相環電路。逆變電路采用了IPM，該芯片內含驅動電路，報警電路等獨特結構，一方面提高了系統的可靠性;另一方面也避免了保護電路的另外設計，簡化了硬件裝置的設計。主電路主要由整流部分和逆變部分組成。整流部分通過三相不可控整流橋將三相交流電壓轉換為三相直流電壓，在經過電容濾波后得到穩定的直流電壓。逆變部分采用SPWM控制技術來控制IPM內部IGBT的開斷從而獲得所需的補償電流。將整流輸出的直流電逆變轉化為交流電回饋到電網。IPM內含保護電路，當發生故障時，IPM的自保能力使得IGBT的損壞率較低，提高了系統的可靠性。
二、SVG各硬件電路組成
(一)整流電路。整流電路采用三相不可控整流橋，輸出的三相直流電通過電容穩壓、濾波獲得穩定的直流電壓。根據以往的經驗，直流側電容取用4個2200μF/450V的電解電容，兩并兩串接進電路。電路組成如圖2所示。為了避免大電流燒壞整流裝置，電容需要通過一個充電電阻對不可控整流橋的輸出端進行充電，直到充滿在直接接到不可控整流橋的輸出端。另外，為避免故障發生，在不使用整流電路時要對濾波電容進行放電。根據計算的電壓、電流，選用二極管整流模塊6RI30G－160G－120即(30A，1200V)。
(二)IPM及其外圍驅動電路。通過計算智能功率模塊(IPM)參數，選用型號為PM25CLA120的IPM(25A，1200V)，內部有IGBT，內含驅動電路。通過資料得知IPM驅動電路的控制電源電壓范圍為13．5V～16．5V，本文選用4路隔離的l5V直流電源。利用DSP發出PWM信號經光耦器件隔離后作為驅動信號對IPM進行控制。
(三)電流調理電路。該電路可將18A的電網電流相量轉換成0～3Vpp的電壓信號并實現過零點檢測功能。該電路與電壓調理電路的組成基本一致，不同之處在于互感器TVA1421－01用作電流互感器，采樣電阻取59Ω。若一次側電流為18A，二次側輸出(－0．5～+0．5)V的正弦波;經放大電路，輸出電壓(－1．5～+1．5)V的正弦波;最后經過加法電路輸出(0V～3．00V)的電壓信號。同時大于50Hz的正弦信號被濾除。過零比較電路在正弦波的過零時刻輸出下降沿跳變。
(四)鎖相環電路。本文采用了由TI公司生產的CD7H4C4046型鎖相環芯片對電網頻率進行跟蹤，避免了利用固定頻率采樣時產生的誤差。本系統中，鎖相環的輸出信號有兩大作用:一是作為ADC模塊的轉換觸發信號;二是作為事件管理器A(EVA)的時鐘輸入信號。通過鎖相環電路使其產生跟隨電網頻率變化的SP-WM波，從而精確控制后級逆變器。
三、結語
本文論述了靜止無功發生器的基本原理，實現了SVG的硬件電路設計，主要包括:逆變電路、整流電路的設計及儲能電容的選擇、電流調理電路、鎖相環電路、IPM及其外圍驅動電路，并通過實驗驗證，各級電路的輸出符合實驗要求。
作者:崔瑋瑋韋鈺陳宇晨王凱劉昱彤單位:上海工程技術大學
AD9883A是高性能的三通道視頻ADC可以同時實現對RGB三色信號的實時采樣。系統采用32位浮點芯片ADSP-21160來處理數據,能實時完成伽瑪校正、時基校正,圖像優化等處理,且滿足了系統的各項性能需求。ADSP-21160有6個獨立的高速8位并行鏈路口,分別連接ADSP-21160前端的模數轉換芯片AD9883A和后端的數模轉換芯片ADV7125。ADSP-21160具有超級哈佛結構,支持單指令多操作數(SIMD)模式,采用高效的匯編語言編程能實現對視頻信號的實時處理,不會因為處理數據時間長而出現延遲。
系統硬件原理框圖如圖1所示。系統采用不同的鏈路口完成輸入和輸出,可以避免采用總線可能產生的通道沖突。模擬視頻信號由AD9883A完成模數轉換。AD9883A是個三通道的ADC,因此系統可以完成單色的視頻信號處理,也可以完成彩色的視頻信號處理。采樣所得視頻數字信號經鏈路口輸入到ADSP-21160,完成處理后由不同的鏈路口輸出到ADV7125,完成數模轉換。ADV7125是三通道的DAC,同樣也可以用于處理彩色信號。輸出視頻信號到灰度電壓產生電路,得到驅動液晶屏所需要的驅動電壓。ADSP-21160還有通用可編程I/O標志腳,可用于接受外部控制信號,給系統及其模塊發送控制信息,以使整個系統穩定有序地工作。例如,ADSP-21160為灰度電壓產生電路和液晶屏提供必要的控制信號。另外,系統還設置了一些LED燈,用于直觀的指示系統硬件及DSP內部程序各模塊的工作狀態。
本設計采用從閃存引導的方式加載DSP的程序文件,閃存具有很高的性價比,體積小,功耗低。由于本系統中的閃
存既要存儲DSP程序,又要保存對應于不同的伽瑪值的查找表數據以及部分預設的顯示數據,故選擇ST公司的容量較大的M29W641DL,既能保存程序代碼,又能保存必要的數據信息。
圖2為DSP與閃存的接口電路。因為采用8位閃存引導方式,所以ADSP-21160地址線應使用A20-A0,數據線為D39—32,讀、寫和片選信號分別接到閃存相應引腳上。
系統功能及實現
本設計采用ADSP-21160完成伽瑪校正、時基校正、時鐘發生2S、圖像優化和控制信號的產生等功能。
1伽瑪校正原理
在LCD中,驅動IC/LSI的DAC圖像數據信號線性變化,而液晶的電光特性是非線性,所以要調節對液晶所加的外加電壓,使其滿足液晶顯示亮度的線性,即伽瑪(Y)校正。Y校正是一個實現圖像能夠盡可能真實地反映原物體或原圖像視覺信息的重要過程。利用查找表來補償液晶電光特性的Y校正方法能使液晶顯示系統具有理想的傳輸函數。未校正時液晶顯示系統的輸入輸出曲線呈S形。伽瑪表的作用就是通過對ADC進來的信號進行反S形的非線性變換,最終使液晶顯示系統的輸入輸出曲線滿足實際要求。
LCD的Y校正圖形如圖3所示,左圖是LCD的電光特性曲線圖,右圖是LCD亮度特性曲線和電壓的模數轉換圖。
2伽瑪校正的實現
本文采用較科學的Y校正處理技術,對數字三基色視頻信號分別進行數字Y校正(也可以對模擬三基色視頻信號分別進行Y校正)。在完成v校正的同時,并不損失灰度層次,使全彩色顯示屏圖像更鮮艷,更逼真,更清晰。
某單色光Y調整過程如圖4所示,其他二色與此相同。以單色光v調整為例:ADSP-21160首先根據外部提供的一組控制信號,進行第一次查表,得到Y調整系數(Y值)。然后根據該Y值和輸入的顯示數據進行第二次查表,得到經校正后的顯示數據。第一次查表的Y值是通過外部的控制信號輸入到控制模塊進行第一次查表得到的。8位顯示數據信號可查表數字0～255種灰度級顯示數據(Y校正后)。
3圖像優化
為了提高圖像質量,ADSP-21160內部還設計了圖像效果優化及特技模塊,許多在模擬處理中無法進行的工作可以在數字處理中進行,例如,二維數字濾波、輪廓校正,細節補償頻率微調、準確的彩色矩陣(線性矩陣電路),黑斑校正、g校正、孔闌校正、增益調整、黑電平控制及雜散光補償、對比度調節等,這些處理都提高了圖像質量。
數字特技是對視頻信號本身進行尺寸、位置變化和亮,色信號變化的數字化處理,它能使圖像變成各種形狀,在屏幕上任意放縮,旋轉等,這些是模擬特技無法實現的。還可以設計濾波器來濾除一些干擾信號和噪聲信號等,使圖像的清晰度更高,更好地再現原始圖像。所有的信號和數據都是存儲在DSP內部,由它內部產生的時鐘模塊和控制模塊實現的。
4時基校正及系統控制
由于ADSP-21160內部各個模塊的功能和處理時間不同,各模塊之間存在一定延時,故需要進行數字時基校正,使存儲器最終輸出的數據能嚴格對齊,而不會出現信息的重疊或不連續。數字時基校正主要用于校正視頻信號中的行,場同步信號的時基誤差。首先,將被校正的信號以它的時基信號為基準寫入存儲器,然后,以TFT-LCD的時基信號為基準讀出,即可得到時基誤差較小的視頻信號。同時它還附加了其他功能,可以對視頻信號的色度、亮度、飽和度進行調節,同時對行、場相位、負載波相位進行調節,并具有時鐘臺標的功能。
控制模塊主要負責控制時序驅動邏輯電路以管理和操作各功能模塊,如顯示數據存儲器的管理和操作,負責將顯示數據和指令參數傳輸到位,負責將參數寄存器的內容轉換成相應的顯示功能邏輯。內部的信號發生器產生控制信號及地址,根據水平和垂直顯示及消隱計數器的值產生控制信號。此外,它還可以接收外部控制信號,以實現人機交互,從而使該電路的功能更加強大,更加靈活。此外,ADSP21160的內部還設計了I2C總線控制模塊,模擬FC總線的工作,為外部的具有I2C接口的器件提供SCLK(串行時鐘信號)和SDA(雙向串行數據信號)。模擬I2C工作狀態如圖5和圖6所示。
系統軟件實現
在軟件設計如圖7所示,采用Matlab軟件計算出校正值,并以查找表的文件形式存儲,供時序的調用。系統上電
開始,首先要完成ADSP-21160的一系列寄存器的設置,以使DSP能正確有效地工作。當ADSP-21160接收到有效的視頻信號以后,根據外部控制信息確定Y值。為適應不同TFT-LCD屏對視頻信號的顯示,系統可以通過調整Y值,以調節顯示效果到最佳。再如圖4所示,對先前預存的文件進行查表,得到所需的矯正后的值,然后暫存等待下一步處理。系統還可以根據視頻信號特點和用戶需要完成一些圖像的優化和特技,如二維數字濾波、輪廓校正、增益調整、對比度調節等。這些操作可由用戶需求選擇性使用。利用ADSP-21160還可以實現圖像翻轉、停滯等特技。最后進行數字時基校正,主要用于校正視頻信號中的行、場同步信號的時基誤差,使存儲器最終輸出的數據能嚴格對齊,而不會出現信息的重疊或不連續。除了以上所述的主要功能以外,ADSP-21160還根據時序控制信號,為灰度電壓產生電路和TFT-LCD屏提供必要的控制信號。另外,ADSP-21160還能設置驅動通用I/O腳配置的LED燈,顯示系統工作狀態。
結束語
本文介紹了基于ADSP-21160的液晶驅動電路設計。該驅動電路能完成伽馬校正、圖像優化及時基校正等功能,并能提供具有足夠驅動能力的時序和邏輯控制信號,能驅動大部分的TFT—LCD。用ADSP-21160設計驅動電路實時性好、通用性強、速度快且高效,而且還能在ADSP-21160中嵌入其他功能模塊控制,增強系統的功能。這樣不僅充分利用了ADSP-21160資源,又節省了外部資源,簡化了硬件電路的設計。作者將SONY的LCX029CPT顯示屏應用在本文所設計的驅動電路上,顯示出質量很高的圖像,因此該設計滿足驅動液晶顯示器的要求。
摘要：變壓器的冷卻裝置是將變壓器在運行中由損耗所產生的熱量散發出去，以保證變壓器可以安全正常的運行。本文所進行的主要優秀部分就是對控制模塊進行的設計，其中包括了可以對主變壓器風扇投入與切除的溫度范圍進行自行設定，也可以按照用戶的要求而變化。
關鍵詞：變壓器；冷卻控制系統；硬件
1變壓器冷卻控制系統控制模塊的設計總體思想
本文所進行的就是對變壓器冷卻控制系統控制器模塊進行設計，其中包括了可以對主變壓器風扇投入與切除的溫度范圍進行自行設定，也可以按照用戶的要求而變化。在傳統控制方式中，風扇投切的溫度限制值是不能改變的，此外，風扇電機的啟動和停止溫度有一余量，不像傳統的控制方式中是一個定值，避免了頻繁啟動的缺陷，此外還有運行、故障保護及報警等信號的顯示及其與控制中心或調度中心的通訊，上傳這些信息，如變壓器油溫、風扇運行狀態有無故障等。至于風扇的分組投切設置是為了節約電能，具有一定的經濟意義，但這個分組數不宜過多，以免控制復雜，且散熱效果不佳。
控制器主要由AT89CS1單片機、A/D轉換器、鍵盤控制芯片，輸出模塊、通訊模塊以及自動復位電路等組成，其中單片機是控制器的優秀，AID轉換器是把輸入信號轉換為數字信號。
2變壓器風扇控制系統的硬件接線
基于以上的要求，我們設計的風扇控制器的硬件線路圖如下頁圖1所示。變壓器風扇控制中對控制模塊進行改進是本文研究的重點，其中包括主要芯片的選用以及一些抗干擾元件的使用。所以在本章節中，我們重點將要介紹變壓器風扇冷卻控制模塊中的主要硬件芯片的作用、選用以及它們之間的連接力一法。
（1）單片機AT89C51（如圖1）。
AT89C51是Atmel公司生產的一種低功耗，高性能的8位單片機，具有8k的flash可編程只讀存儲器，它采用Atmel公司的高密度不易丟失的存儲器技術，并且和工業標準的80c51和80c52的指令集合插腳引線兼容，其集成的flash允許可編程存儲器可以在系統或者通用的非易失性的存儲器編程中進行重新編程。AT89C51集成了一個8位的CPU，8K的flash。256字節的EDAM，32位的I/0總線。三個16字節的定時器/計數器，兩級六中段結構，一個全雙工的串行口，振蕩器及時鐘電路。AT89C51是完成系統的數據處理和系統控制的優秀，所有其它器件都受其控制或為其服務。
在本文中，經過TLC1543A/D轉換器后輸出的數字量輸入到AT89C51單片機中，同時在進行了溫度參數的設置以后，進行它的輸出控制，其中包括了變壓器的溫度顯示、狀態顯示、以及聲音報警設備等等，也就是我們所研究的變壓器冷卻控制系統的優秀部分。
（2）變壓器的溫度采集及溫度處理模塊。在變壓器的風扇冷卻自動控制系統中，第一步進行的就是對變壓器上層油溫進行的溫度采集工作。變壓器的溫度采集是由變壓器的溫度控制器來實現的，其中包括鉑電極、傳感器以及變送器。經過溫度控制器輸出的信號進入變送器，變送器送出一個4一20毫安的電流信號，然后將此電流信號通過控制芯片上的電阻元件實現電流電壓信號的轉換，轉換后的電壓是在0.4一2（伏特）之間，然后將此電壓信號輸入到TLC1543數模轉換器，進行信號處理。變送器輸出信號有電流和電壓信號兩種，考慮到變壓器安裝的位置（室外）距本控制裝置（室內）有一定的距離，電流信號不易損失，故選擇了4一20毫安的電流信號。（3）11通道10位串行A/D轉換器丁LC1543。
TLC1543A/D轉換器是美國TI公司生產的眾多串行A/D轉換器中的一種，它具有輸入通道多、轉換精度高、傳輸速度快、使用靈活和價格低廉等優點，是一種高性價的模數轉換器。TLC1543是CMOS，10位開關電容逐次逼近模數轉換器。它有三個輸入端和一個3態輸出端：片選（CS），輸入/輸出時鐘（I/0CLOCK），地址輸入和數據輸出（DATAOUT）。這樣通過一個直接的四線接口與卞處理器或外圍的串行口通訊。片內還有14通道多路選擇器可以選擇11個輸入中的任何一個三個內部自測試（self-test）電壓中的一個。
（4）BC7281128段LED顯示及64鍵鍵盤控制芯片。
BC7281是16位LED數碼管顯示器鍵盤接口專用控制芯片，通過外接移位寄存器（典型芯片如74HC164，74LS595等），最多可以控制16位數碼管顯示或128支獨立的LED。BC7281的驅動輸出極性及輸出時序均為軟件可控，從而可以和各種外部電路配合，適用于任何尺寸的數碼管。
BC7281各位可獨立按不同的譯碼方式譯碼或不譯碼顯示，譯碼方式顯示時小數點不受譯碼影響，使用方便；BC7281內部還有一閃爍速度控制寄存器，使用者可隨時改變閃爍速度。
BC7281芯片可以連接最多64鍵C8*8）的鍵盤矩陣，內部具有去抖動功能。它的鍵盤具有兩種工作模式，BC7281內部共有26個寄存器，包括16個顯示寄存器和10個特殊（控制）寄存器，所有的操作均通過對這26個寄存器的訪問完成。
BC7281采用高速二線接口與MCU進行通訊，只占用很少的I/O資源和主機時間。
BC7281在本系統中主要用于驅動變壓器溫度顯示的LED以及顯示風扇運行狀態的指示燈。
前已提及，BC7281芯片內部共有26個寄存器，包括16個顯示寄存器和10個特殊功能寄存器，共用一段連續的地址，其地址范圍是OOH-19H，其中OOH-OFH為顯示寄存器，其余為特殊寄存器。
（5）使用MAX232實現與PC機的通訊。
①MAX232芯片簡介
MAX232芯片是1VIAX工M公司生產的低功耗、單電源雙RS232發送/接收器，適用于各種E工A-232E和V.28；V.24的通信接口，1VIAX232芯片內部有一個電源電壓變換器，可以把輸入的+5V電源變換成RS-2320輸出電平所需±10V電壓，所以采用此芯片接口的串行通信系統只要單一的+5V電源就可以。
我們的設計電路中選用其中一路發送/接收，RlOUT接MCS一51的RXD，T1工N接MCS一51的TXD，TlOUT接PC機的RD，Rl工N接PC機的TD1。因為MAX232具有驅動能力，所以不需要外加驅動電路。
系統中使用了此技術之后就實現了變壓器風扇冷卻系統的遠程控制，工作人員可以在控制室對冷卻系統進行控制，可以達到方便、準確、快捷的日的，這也是我們對傳統的風扇冷卻控制系統而做的一個重要的改進。
②串行通訊
在此實現中，我們必須要對MCS-51串行接日和PC機串行接日的串行通訊要有一定的了解，串行通信是指通信的發送方和接收方之間數據信息的傳輸是在單根數據線上，以每次一個二進制位移動的，它的優點是只需一對傳輸線進行傳送信息，囚此其成本低，適用于遠即離通信；它的缺點是傳送速度低；串行通信有異步通信和同步通信兩種基本通信方一式，同步通信適用于傳送速度高的情況，其硬件復雜；而異步通信應用于傳送速度在50到19200波特之間，是比較常用的傳送方式，本文中使用的就是異步通訊方式。
（6）“看門狗”電路DS1232
在系統運行的過程中，為了避免因干擾或其他意外出現的運行中的死機的情況，“看門狗電路”DS1232會自動進行復位，并且能夠重讀EEPROM中的設置，以保證系統可以安全正常的運行。
美國Dallas公司生產的“看門狗”（WATCHDOG）集成電路DS1232具有性能可靠、使用簡單、價格低廉的特點，應用在單片機產品中能夠很好的提高硬件的抗干擾能力。
DS1232具有以下特點：
①具有8腳DIP封裝和16腳SOIC貼片封裝兩種形式，可以滿足不同設計要求；
②在微處理器失控狀態卜可以停止和重新啟動微處理器；
③微處理器掉電或電源電壓瞬變時可自動復位微處理器；
④精確的5%或10%電源供電監視；
在本變壓器冷卻控制系統中，DS1232作為一定時器來起到自動復位的作用，在DS1232內部集成有看門狗定時器，當DS1232的ST端在設置的周期時間內沒有有效信號到來時，DS1232的RSR端將產生復位信號以強迫微處理器復位。這一功能對于防止由于干擾等原因造成的微處理器死機是非常有效的，因為看門狗定時器的定時時間由DS1232的TD引腳確定，在本設計中，我們將其TD引腳與地相接，所以定時時間一般取為150ms。
3結論
本裝置實現了通過單片機自動控制冷卻器的各種運行狀態并能精確監測變壓器的油溫和冷卻器的各種運行、故障狀態，顯示了比傳統的控制模式的優越性。（1）能夠對變壓器油溫進行監測與控制；（2）實現了變壓器冷卻器依據不同油溫的分組投切，延長了冷卻器的使用壽命，有較好的經濟意義；（3）實現了冷卻系統的各種狀況，如油溫、風扇投切和故障等信息的上傳，便于值班員、調度員隨時掌握情況。
由于固態繼電器實現了變壓器的無觸點控制，解決了傳統的控制回路的弊端，同時此控制裝置具有電機回路斷相與過載的保護功能。由于使用了單片機，因而具有一定的智能特征，實現了油溫、風扇的投入、退出和故障等信號的顯示以及上傳等。通過實際運行表明，該裝置的研制是比較成功的。但今后，我們還應該對固態繼電器本身的保護進行一些研究，以免主回路因電流過大而造成固態繼電器的損壞，以使變壓器風扇冷卻控制回路更加完善。
摘要：介紹基于PCI總線加密卡的硬件組成部分。該加密卡汲取了現代先進的加密思想，實現了高強度加密功能。
關鍵詞：加密卡PCI總線PCI9052ISP單片機
加密是對軟件進行保護的一種有效手段。從加密技術的發展歷程及發展趨勢來看，加密可大體劃分為軟加密和硬加密兩種。硬加密的典型產品是使用并口的軟件狗，它的缺點是端口地址固定，容易被邏輯分析儀或仿真軟件跟蹤，并且還占用了有限的并口資源。筆者設計的基于PCI總線的加密卡具有以下幾個優點：第一，PCI總線是當今計算機使用的主流標準總線，具有豐富的硬件資源，因此不易受資源環境限制；第二，PCI設備配置空間采用自動配置方式，反跟蹤能力強；第三，在PCI擴展卡上易于實現先進的加密算法。
1總體設計方案
基于PCI總線的加密卡插在計算機的PCI總線插槽上（5V32Bit連接器），主處理器通過與加密卡通信，獲取密鑰及其它數據。加密卡的工作過程和工作原理是：系統動態分配給加密卡4字節I／O空間，被加密軟件通過驅動程序訪問該I／O空間；加密卡收到訪問命令后，通過PCI專用接口芯片，把PCI總線訪問時序轉化為本地總線訪問時序；本地總線信號經過轉換處理后，與單片機相連，按約定的通信協議與單片機通信。上述過程實現了主處理器對加密卡的訪問操作。
圖1硬件總體設計方案
下面以主處理器對加密卡進行寫操作為例，闡述具體的實現方法。加密卡采用PLX公司的PCI9052作為PCI總線周期與本地總線周期進行轉換的接口芯片。PCI9052作為PCI總線從設備，又充當了本地總線主設備，對其配置可通過EEPROM93LC46B實現。主處理器對加密卡進行寫操作，PCI9052把PCI總線時序轉化為8位本地數據總線寫操作。這8位本地數據總線通過Lattice公司的ispLSI2064與單片機AT89C51的P0口相連，2064完成PCI9052本地總線與AT89C51之間的數據傳輸、握手信號轉換控制等功能。2064對8位本地數據總線寫操作進行處理，產生中斷信號。該中斷信號與AT89C51的INT0＃相連，使AT89C51產生中斷。AT89C51產生中斷后，檢測與其P2口相連的本地讀寫信號WR＃、RD＃、LW／R＃。當WR＃為低電平、LW／R＃為高電平時，AT89C51判斷目前的操作是否為寫操作。確認是寫操作后，AT89C51把P0口上的8位數據取下來，然后用RDY51＃（經2064轉換后）通知PCI9052的LRDYi＃，表明自己已經把當前的8位數據取走，可以繼續下面的工作。PCI9052收到LRDYi＃有效后，結束當前的8位數據寫操作。PCI總線的一次32位數據寫操作，PCI9052本地總線需要四次8位數據寫操作，通過字節使能LBE1＃、LBE0＃區分當前的8位數據是第幾個字節有效。
加密卡硬件總體設計方案如圖1所示。
2硬件各組成部分說明
2．1PCI9052部分
PCI9052是PCI總線專用接口芯片，采用CMOS工藝，160引腳PQFP封裝，符合PCI總線標準2．1版。其總線接口信號與PCI總線信號位置對應，因此可直接相連，易于PCB實現。PCI9052的最大數據傳輸速率可達132MB／s；本地時鐘最高可至40MHz，且無需與PCI時鐘同步；可通過兩個本地中斷輸入或軟件設置產生PCI中斷。它支持三種本地總線工作模式，實際設計采用地址和數據線非復用、8位本地數據總線、非ISA模式。
PCI9052內部有一個64字節PCI配置空間，一個84字節本地配置寄存器組。對PCI9052的配置可由主機或符合3線協議的串行EEPROM完成（注：ISA模式必須由串行EEPROM完成配置）。實際設計采用Microchip公司的93LC46B存放配置信息。系統初始化時，自動將配置信息裝入PCI9052，約需780μs。如果EEPROM不存在或檢測到空設備，則PCI9052設置為默認值。
在設計中，EEPROM用到的配置項目有：設備ID：9050；廠商ID：10B5；分類代碼：0780；子系統ID：9050；子系統廠商ID：10B5；支持INTA＃中斷，PCI3C：0100；分配4字節本地I／O空間：（例LAS0RR）0FFFFFFD；其它本地地址空間未使用：00000000；4字節本地I／O空間基地址（模4對齊）：（LAS0BA）01200001（僅為示例）；4字節本地I／O空間描述符：（LAS0BRD）00000022（非猝發、LRDYi＃輸入使能、BTERM＃輸入不使能、不預取、各內部等待狀態數均為0、8位本地數據總線寬度、小Endian模式）；中斷控制／狀態，Local4C：00000143（LINTi1使能、LINTi1邊沿觸發中斷選擇使能、LINTi2不使能、PCI中斷使能、非軟件中斷、ISA接口模式不使能）；UserI／O、從設備應答、串行EEPROM、初始化控制，Local50：00024492。有兩點要注意：一是設計中采用PLX公司推薦使用的串行EEPROM93LC46B按字（16bit）為單位組織；二是EEPROM開發器編輯輸入與手工書寫的順序對應關系，以廠商ID：10B5為例，在開發器編輯輸入的是b510，而不是10B5。
PCI9052本地信號的含義是：LAD[7．．0]：本地8位數據總線；WR＃：寫有效；RD＃：讀有效；LW／R＃：數據傳輸方向，高電平為寫操作，低電平為讀操作；LBE1＃和LBE0＃：字節使能，表明當前LAD[7．．0]上的數據是第幾個字節（0到3）；BLAST＃：PCI9052寫數據準備好或讀數據已取走；LRDYi＃：外部設備（此設計指單片機）已把PCI9052寫操作數據取走或讀操作數據準備好；LINTi1：外部設備通過LINTi1向主機發送INTA＃中斷，當單片機驗證密鑰正確，向主處理器發送請求，表明可以開始從中讀取相關數據。
需注意的是，PCI9052在使用時，某些引腳要加阻值為1kΩ～10kΩ的下拉或上拉電阻。因此在實現時，給MODE、LHOLD、LINTi1引腳加下拉電阻，CHRDY、EEDO、LRDYi＃引腳加上拉電阻。
圖2PCI9052本地寫時序
以主處理器向單片機寫數據為例，圖2給出了PCI9052的本地寫時序。
2．2ispLSI2064部分
為降低數據被解析的風險，應盡量減少使用分離元件。因此在設計中選用了Lattice公司的CPLDispLSI2064。該芯片采用EECMOS技術，100引腳TQFP封裝，擁有2000個PLD門，64個I／O引腳另加4個專用輸入，64個寄存器，3個全局時鐘，TTL兼容的輸入輸出信號。2064具有在系統可編程ISP（In－SystemProgrammable）功能，可方便實現硬件重構，易于升級，降低了設計風險，并且安全性能高。PCI9052與單片機之間的8位數據線進行雙向數據傳輸，不能簡單地直接相連，需要進行傳輸方向控制和數據隔離。故用2064作為PCI9052本地信號與單片機信號進行信號傳遞的接口，圖3給出了8位數據信號雙向傳輸的原理圖。2064的開發軟件ispDesignExpert8．2版支持VHDL、VerilogHDL、Abel等語言及原理圖輸入，且通過專用下載電纜可把最終生成的JEDEC文件寫入2064，實現編程。在設計時采用了原理圖輸入的方法。
原理圖中用到的BI18的功能描述為：當OE＝1時，XB為輸出，A為輸入，即XB＝A；當OE＝0時，XB為輸入，Z為輸出，即Z＝XB。FD28的功能描述為：8位D觸發器（帶異步清除）。結合PCI9052本地讀寫時序，可以分析得出，在進行讀寫操作時，圖3實現了LAD[7．．0]與D[7．．0]之間正常的數據傳輸；在非讀寫時，雙方數據處于正常隔離狀態。
2．3單片機AT89C51部分
單片機采用ATMEL公司的AT89C51。這是一個8位微處理器，采用CMOS工藝，40引腳DIP封裝。它含有4K字節Flash和128字節RAM，且自身具有加密保護功能。單片機不進行外部存儲器和RAM的擴展，程序存儲和運行均在片內完成，有效地保證了加密強度。
單片機的P0口接圖3的D[7．．0]，并加10kΩ的上拉排阻。WR＃、RD＃、W／R＃、BE1＃、BE0＃作為單片機輸入信號接P2口。PCI9052寫數據準備好或讀數據已取走信號REQ9052＃作為單片機輸入信號接P3．2（INT0＃);寫數據單片機已取走或讀數據單片機準備好信號RDY51＃作為單片機輸出信號接P1．0;接P1．1的OVER51＃作為單片機輸出信號，經2064接PCI9052的LINTi1，通過LINTi1向主機發送INTA＃中斷請求。
基于PCI總線的加密卡，依照PCI總線標準2．1版，通過動態分配4字節I／O空間，實現主處理器與卡上單片機之間的握手通信。被加密軟件通過訪問加密卡，獲取軟件正常執行的相關權限。在加密卡不存在的情況下，被加密軟件因得不到相關授權而無法運行，從而實現了加密功能。在單片機的存儲器里，除了存放密鑰之外，設計者還可以把被加密軟件的部分程序、算法或常數寫入單片機的存儲器，在加密卡不存在的情況下，被加密軟件的功能是不完整的，從根本上防止了軟件破解。
摘要：隨著計算機技術、多媒體和數據通信技術的發展，計算機視頻的應用越來越廣。但視頻通常由于數據量巨大，應用受到不少限制。為解決視頻數據的存儲和傳輸，唯一途徑就是對視頻數據進行壓縮。結合目前實際需求，給出了一種基于PCI總線的MPEG－I壓縮卡的軟件、硬件實現方案。
關鍵詞：PCI總線WDM驅動MPEG－1壓縮卡
隨著計算機技術、多媒體和數據通信技術的高速發展，人們生活水平的提高，對計算機視頻的需求和應用越來越多，如視頻監控、視頻會議、計算機視覺等。計算機視頻提供給人的信息很多，但是視頻的數據量很大，不利于傳輸和存儲，使其應用受到不少限制。為解決視頻數據的存儲和傳輸，唯一途徑就是對視頻數據進行壓縮。
目前常見的視頻壓縮方法有MPEG－1、MPEG－2、MPEG－4、H．261、H．263等。考慮壓縮技術的成熟度和該壓縮卡的主要用途，本文采用MPEG－1作為壓縮標準，研制了基于PCI總線的MPEG－I壓縮卡。該卡適用于視頻監控、視頻會議等多種應用場合。該卡加上一臺主機、攝像頭和軟件可構成一個完整的視頻采集壓縮系統。
1系統特點
（1）支持BNC、RCA、S－VIDEO視頻接口；
（2）支持PAL和NTSC制式；
（3）可對視頻實時預覽，最大分辨率可達720×576×32；
（4）可對聲音進行同步監聽；
（5）可對音、視頻信號進行MPEG－I壓縮，生成MPEG文件和VCD文件；
（6）用戶可編程MPEG－1編碼設置，可支持CBR和VBR；
（7）可一機多卡同時工作；
（8）可從動態影像中捕獲單幀，生成JPG和BMP文件；
（9）支持Win98／Win2000。
2系統硬件設計
2．1系統組成
該系統主要由視頻解碼、音頻解碼、壓縮優秀和PCI接口等組成，其總體框圖如圖1所示。
2．2視頻解碼設計
視頻解碼部分主要完成模擬視頻到數字視頻的處理，以供后面預覽、壓縮用。視頻解碼芯片常用的有SAA7110、SAA7113和SAA7114等。本方案中采用Philips公司的SAA7114。SAA7114有六路模擬輸入，內置模擬源選擇器可構成6×CVBS、2×Y／C2×CVBS、1×Y／C和4×CVBS；兩路模擬預處理通道，內有抗混迭濾波器；CVBS或Y／C通道含完全可編程靜態增益控制或自動增益控制功能，對CVBS、Y／C通道可進行自動鉗位控制；能自動檢測50Hz／60Hz場頻，并可自動在PAL和NTSC制式進行切換；能將PAL、NTSC和SECAM信號解碼及模數變換得到符合ITU－601／ITU－656的數字電視信號。該芯片是目前視頻解碼芯片中接收視頻源的寬容性及視頻解碼圖像質量最好的一種。其通過I2C接口，進行初始化設置。
本系統采用ImagePort作為數字視頻輸出端口，數字視頻格式采用ITU－656AI11（PIN20）作為BNC／RCA輸入腳，AI12、AI22作為S－VIDEO輸入腳。
圖2SAA7146A方框圖
2．3音頻解碼設計
音頻解碼的數據一部分提供給SAA7146A作聲音監聽用，另一部分用于壓縮。考慮到成本，本系統采用BURR－BROWN公司的PCM1800E。該芯片是雙聲道單片ΔΣ型20位ADC單＋5V電源供電，信噪比為95dB（典型值），動態范圍95dB（典型值），內嵌高通濾波器，支持四種接口方式和四種數據格式。其采樣頻率為32kHz、44．1kHz和48kHz可選。
本系統采用從模式，20位I2S數據格式。主時鐘由SAA7114提供。
2．4MPEG－1壓縮部分設計
本系統中MPEG－I壓縮芯片選用ZAPEX公司的SZ1510。該芯片基于TI的TMS320C54xDSP內核，能對ITU－601／ITU－656數字電視信號和PCM音頻流進行MPEG－1實時壓縮，可生成多種流，如音頻基本流、視頻基本流、音視頻復合流等。
該芯片外接27MHz晶振，可支持多種主機接口，可工作在復用或非復用、Intel或Motorola類型總線。通過輸入管腳HCONFIG1：0和SysConfig寄存器可設置成六種總線接口類型：Intel8051類型的數據／地址復用的8位總線、Motorola類型的數據／地址復用的8位總線、Intel8051類型的非復用的8位數據總線、Motorola類型的非復用的8位數據總線、Intel8051類型的非復用的16位數據總線和Motorola類型的非復用的16位數據總線。支持I2S聲音接口。
本系統中采用Intel8051類型的非復用的16位數據總線。
2．5PCI接口部分設計
本系統中PCI接口芯片選用SAA7146A，該芯片并不是通用的PCI接口芯片，而是一個多媒體橋（MultimediaBridge）。方框圖如圖2。該芯片符合PCI2．1規范。它有八個DMA通道，三個視頻，四個音頻，一個DEBI（DataExpansionBusInterface）。還具有兩路視頻通道，可對視頻數據進行縮放，一路可無級縮放HPS（HighPerformaceScaler，其縱向可達1：1024、橫向可達1：256；另一路有級縮放BRS（BinaryRatioScaler支持CIF和QCIF格式。
音頻接口以I2S為基礎，通過編程控制以支持MSB－FIRST的不同格式及不同的時序格式。
本系統中該部分主要實現功能如下：
（1）通過DEBI接收SZ1510產生的MPEG－1數據，傳輸到內存；
（2）通過視頻接口，接收SAA7114輸出的視頻解碼信號，并進行亮度、色度、飽和度的控制，并實現無級縮放功能實現視頻預覽功能；
（3）通過音頻接口，接收PCM1800E輸出的PCM編碼信號，傳輸到內存，實現聲音監聽功能；
（4）提供符合PCI2．1規范的接口，將板上數據傳輸到主機內存。
3軟件設計
軟件設計主要包括驅動程序設計和應用層的API設計。驅動程序主要負責與硬件打交道，應用層API主要負責與驅動程序接口。由于設計了應用層的API，應用程序可很容易在上面進行開發。
3．1驅動程序設計
為了支持Windows2000和Windows98采用WDMWindowsDriverModel驅動程序。WDM作為微軟的最新驅動程序模型與傳統的Win3．x和Win95使用的VxD驅動完全不同。WDM可支持電源管理、自動配置和熱插拔等。WDM驅動的設計可以采用DriverStudioDS、Windriver、DDKDriverDeviceKit等。本系統驅動采用Windows2000DDK借助VC6．0設計。
3．1．1MPEG－I壓縮部分
在驅動中，重置SZ1510后，就可以裝載相應工作模式的微碼；根據需要，設置好相應寄存值后就可以啟動SZ1510對視頻數據進行MPEG－1編碼。每當產生的壓縮數據超過SZ1510內部的FIFO門限后，SZ1510產生相應中斷，內核調用中斷例程，在中斷例程中調用中斷延遲例程DPC，在中斷延遲例程中接收產生的壓縮數據。SZ1510提供兩種方式提取數據，一種用I2C總線接口方式，另一種用DEBI方式。
在本系統中，采用DEBI進行壓縮數據的傳輸。考慮到壓縮數據產生的速度，本系統開了32頁大小的緩沖區，在中斷延遲例程中填充該緩沖區。每當填滿8頁大小后，產生一個事件通知應用層進行數據讀取。通過這種方式，可以避免壓縮數據的丟失。
其流程圖如圖3所示。
在驅動中，壓縮數據的提取方式將極大地影響生成MPEG文件的質量。如果處理不當，將導致馬賽克、跳幀等現象。
3．1．2驅動程序中用戶緩沖區的訪問
驅動程序訪問用戶內存主要通過緩沖I／O和直接I／O。緩沖I／OI／O管理器創建一個內核模式拷貝緩沖區，并把用戶緩沖區的內容拷貝到該緩沖區中，并在IRP首部的AssociateIrp．SystemBuffer域中存儲該非分頁內存地址。驅動程序可簡單地讀寫該塊內存。直接I／O，I／O管理器為輸入數據提供一個內核模式拷貝緩沖區，對輸出數據提供一個內存描述符（MDL）。為了使用緩沖I／O或直接I／O在創建設備時，必須設置設備對象的Flags域中的DO＿BUFFERED＿IO標志位來使用緩沖I／O或設置DO＿DIRECT＿IO標志位來使用直接I／O。
在本驅動中由于緩沖I／O和直接I／O都被使用，DO＿BUFFERED＿IO標志位和DO＿DIRECT＿IO標志位都被設置。
在定義IOCTL碼中，對緩沖I／O使用METHOD＿BUFFEERED對直接I／O使用METHOD＿OUT＿DIRECT。
3．2應用層API設計
應用層對驅動程序的訪問通過調用Win32I／O函數（如ReadFile、WriteFile和DeviceIoControl）訪問。當應用層調用Win32I／O函數以請求I／O后，該請求由內核的I／O系統服務接收，I／O管理器對該請求構造合適的IRP包，并將其傳給驅動程序棧，IRP在棧中進行傳遞，傳到驅動程序進行處理，并將結果返回給應用程序。
通過應用層API，在其上面可進一步開發各類應用程序。
本系統達到了預期的要求，能夠在音視頻采集過程中對視頻、音頻進行實時預覽、監聽。壓縮生成的文件可在標準媒體播放器上播放，并可對生成的VCD文件進行刻錄，然后由VCD機播放.
摘要：在通信和控制系統中，常使用異步串行通信控制器(UART)實現系統輔助信息的傳輸。為實現多點通信，通常用軟件識別發往本站點或其它站點的數據，這會加大CPU的開銷。介紹了一種基于FPGA的UARTIP，由硬件實現多點通信時的數據過濾功能，降低了CPU的負擔，提高了系統性能。
關鍵詞：UART多點通信FPGA知識產權
在通信和控制系統中，常使用異步串行通信實現多塊單板之間的輔助通信，各個單板通過總線方式連接。為了實現點對點通信，需要由軟件定義一套較復雜的通信協議，過濾往來的數據，消耗了CPU較多的時間。89C51單片機有一種九位通信方式，采用一位地址位來實現通信對象的選擇，只對發往本地址的地址發生中斷進而接收數據。通用的UART芯片如16C550和89C51等構成總線式的通信系統時，需要由CPU通過軟件處理接收到的地址和產生九位的數據。本文介紹的UART采用VerilogHDL硬件描述語言設計，可以用FPGA實現，可應用于SoC設計中。其主要特性如下：
·全硬件地址識別，過濾數據不需要CPU的介入；支持一個特殊地址，可用于監聽和廣播。
·支持查詢和中斷兩種工作方式，中斷可編程。
·接收和發送通路分別有128ByteFIFO，每個接收字節附帶狀態信息。
·設計采用VerilogHDL語言，全同步接口，可移植性好。
·支持自環測試功能。
·波特率可以編程，支持八位或者九位兩種數據格式。
設計的UART的九位串行數據格式如圖1所示。在空閑狀態，數據線處于高電平狀態。總線由高到低跳變，寬度為一個波特率時間的負脈沖為開始位，然后是8bit的數據位。數據位后面是lbit的地址信息位。如果此位是1，表示發送的字節是地址信息；如果此位是0，傳輸的是正常數據信息。地址指示位后是串行數據的停止位。
1UART設計
UART采用模塊化、層次化的設計思想，全部設計都采用VerilogHDL實現，其組成框圖如圖2所示。整個UARTIP由串行數據發送模塊、串行數據接收模塊、接收地址識別模塊、接收和發送HIFO、總線接口邏輯、寄存器和控制邏輯構成。串行發送模塊和接收完成并/串及串/并的轉換，接收地址的識別由接收地址識別模塊完成。發送和接收HIFO用于緩存發送和接收的數據。總線接口邏輯用于連接UARTIP內部總線和HOST接口。寄存器和控制邏輯實現UARTIP內部所有數據的收發、控制和狀態寄存器、內部中斷的控制及波特率信號的產生。以下詳細說明主要部分的設計原理。
1.1串行數據發送模塊
串行數據發送模塊將數據或地址碼由并行轉換為串行，并從串行總線輸出。設計采用有限狀態機實現，分為空閑、取數、發送三個狀態。其狀態遷移如圖3所示。各個狀態說明如下：
空閑狀態：狀態機不斷檢測發送使能位、UART使能位和發送FIFO空/滿標志位，如果使能位為高、UART使能打開且FIFO空標志位為低，串行發送進入取數狀態。
取數狀態：在此狀態，分兩個周期從發送FIFO中取出待發送的數據或者地址，然后進入發送狀態。
發送狀態：在此狀態，狀態機按照九位串行數據的格式依次發送開始位、數據位、地址指示位。待停止位發送完畢后，返回空閑狀態。一個字節的數據發送完畢后，進行下一個字節數據的發送流程。
1.2串行數據接收模塊
串行數據接收模塊用于檢測串行數據的開始位，將串行總線上的串行數據轉換成并行數據并輸出。接收邏輯也采用有限狀態機實現，分為空閑狀態、尋找開始位、接收數據和保存數據四個狀態。其狀態遷移圖如圖4所示。各個狀態說明如下：
空閑狀態：在此狀態，不斷檢測接收使能、UART使能和串行輸入信號的狀態。如果串行輸入信號出現由高到低的電平變化且UART使能和接收使能都為高，則將采樣計數器復位，并進入尋找開始位狀態。
尋找開始位：在此狀態，狀態機等待半個波特率的時間，然后重新檢測串行輸入的電平。如果為低，則判斷收到的開始位有效，進入接收數據狀態；否則認為數據總線上出現干擾，開始位無效，重新返回空閑狀態。
接收數據：在此狀態，依次接收串行數據線上的數據位、地址指示位和停止位，結束后進入保存數據狀態。
保存數據：此狀態將收到的串行數據以并行方式從接口的并行總線輸出，然后返回空閑狀態，準備進行下一個字節數據的搜索和接收。
為提高對串行輸入上突發干擾的抵抗能力，對于接收數據，在脈沖的中間位置連續采樣三次，較多的電平作為接收的有效數據。所有接收數據的采樣頻率為接收波特率的16倍。
1.3硬件地址識別模塊
硬件地址識別模塊用于從接收到的數據中判斷出地址和數據，在地址識別功能打開時，選擇數據通過或者丟棄；而該功能關閉時，所有數據都會通過。地址識別模塊是一個有兩個狀態的有限狀態機，分為地址和數據兩個狀態。其狀態遷移圖如圖5所示。狀態說明如下：
地址狀態：在此狀態時，判斷接收到的數據以及地址識別使能位。如果地址識別功能沒有打開，對于接收的任何地址，都進入數據狀態。如果地址識別功能打開，則將收到的地址和本地地址比較，如果相等，則保存此地址，進入數據狀態；否則繼續在此狀態接收數據和地址，將收到的數據忽略。
數據狀態：將接收到的數據輸出，直到收到地址位時，返回地址狀態，處理地址。
為實現監聽和廣播功能，將地址255作為特殊地址，它可以和任何地址匹配。若本站的地址為255，此站點可以接收任何地址的數據，此功能可以用于監聽總線上的數據；若發送數據的目的地址為255，則任何站點都會接收到此數據，此功能可以用于發送廣播數據。
1.4FIFO設計
FIFO由控制邏輯和雙口RAM組成，控制邏輯用來實現將一個雙口RAM轉換成兩個FIFO的功能，這兩個FIFO分別用于發送和接收數據緩存；中斷控制用于在中斷工作方式時管理UART內部的中斷狀態和控制信息。
為減少所需塊RAM的數量，接收和發送FIFO使用同一個塊RAM實現，使用仲裁機制保證兩個FIFO的四個端口，在同一時刻最多只有兩個操作，不影響對FIFO的讀寫。
1.5總線接口
UART采用同步接口，所有信號都在系統時鐘的上升沿采樣，設備的握手用一位應答信號完成。
數據總線寬度采用8+2的方式。和16位或者32位寬度的數據總線連接時，可以一次讀取接收數據的數據和地址指示位，減少總線操作次數；若和8位系統連接，可以只連接低8位數據線，接收數據的地址信息可以通過內部的狀態寄存器讀取。
1.6寄存器和控制邏輯
寄存器部分實現UART內部所有數據的收發、控制和狀態寄存，用于設置UART的數據格式、收發波特率、FIFO控制、本地地址、地址識別、中斷控制和狀態寄存，實現對UART工作的控制。
控制邏輯產生所需的所有波特率信號及對應的上升和下降沿指示信號，并根據實際工作所選擇的波特率輸出與系統時鐘同步的對應信號。波特率產生邏輯的組成框圖如圖6所示。
2功能和時序仿真
首先結合功能仿真設計系統的仿真平臺。仿真平臺如圖7所示。系統仿真平臺和仿真激勵采用VerilogHDL語言設計，可同時用于功能仿真和時序仿真，不能用于二者的綜合。寄存器級模型為用于UARTIP設計的RTL描述，全部采用可以綜合的VerilogHDL語句編寫。仿真使用的軟件為ModelSim。
功能仿真包括以下幾個方面：
(1)基本模塊連線時序的仿真。首先用描述方式設計UART的接口模型，利用仿真激勵進行簡單的讀寫操作，設計出仿真激勵信號和系統仿真平臺。然后結合仿真激勵信號逐步完成UART的各個子模塊的設計。仿真時，需要逐步觀察UART接口信號的波形、UART內部模塊的接口信號波形、各種狀態機的狀態遷移和數據指針的值以及狀態位的值，逐步完成寄存器傳輸級的UART設計。
(2)UART的工作仿真。完成RTL的寄存器傳輸級模型后，根據系統軟件工作的模式，用HDL設計出數據收發的仿真激勵，打開自環功能，進行數據的發送和接收。仿真可以分為仿真查詢和中斷兩種工作方式。對于中斷工作方式，需要用HDL語言模擬軟件的中斷機制，
進行中斷工作方式的仿真。最后打開地址識別功能，發送不同目的地址的數據，觀察UART的硬件地址識別情況。
完成功能仿真后，將設計進行布局布線，生成Ver-ilogHDL形式的時序仿真模型和標準時延文件，利用與功能仿真相同的仿真平臺進行時序仿真。時序仿真只需要仿真工作方式。功能仿真和時序仿真使用相同的仿真平臺和激勵向量，這樣便于比較二者的差異，發現設計代碼存在的問題。
3綜合和測試結果
本設計用Synplicity公司的SynplifyPro作為綜合工具，用XilinxISE5.2作為布局布線工具，采用器件為XC2S100IIE-7。綜合結果顯示，該UARTIP占用資源情況為:SLICE275個、內部塊RAM1個、I/O24個，HOST總線可以達到的頻率為73.2MHz。
測試程序參考仿真激勵的生成，用C語言在vxWorks操作系統下設計。測試所用方法和工作仿真完全相同，只是仿真激勵對應測試程序，而RTL模型對應實際的FP-GA器件。
多點測試使用了五塊單板，采用半雙工總線方式，定義簡單的數據包格式，用于檢測數據錯誤并返回數據。數據包的格式為地址開頭，后面是最大255Byte的數據；數據部分包括發送方的地址、數據校驗和及包的長度。另外，還定義簡單的驅動程序格式，完成基本數據的收發和控制，然后在上層加載多點通信協議。其中的一塊加載主設備程序，其它單板加載從設備程序。主設備周期性地向其它從設備發送測試數據，并在規定的時間內等待接收目標單板的數據。從設備軟件只接收發給本單板的數據，如果校驗正確，將收到的數據發給主設備；如果有錯誤，則不進行任何操作。主設備若在規定時間內無法接收從設備的數據或者接收數據錯誤，則判斷通信異常，進行下一個設備的測試。
測試時，數據包長為240Byte，波特率為115200。常溫和高低溫環境下的測試結果表明，UARTIP工作穩定可靠，達到了設計要求。
本UARTIP全部采用VerilogHDL設計，可以在采用FPGA實現的通訊和控制系統中作為系統多點通訊控制器，也可以用于片上系統(SoC)的設計。用于多點通信時，可以有效降低CPU的額外負擔，提高CPU系統的利用率。由于采用語言描述，移植性強，可以用于不同廠家、不同型號的FPGA芯片中，提高了系統的設計速度和效率。
摘要：介紹了VoIP語音卡在路由器中的應用，詳細描述了一款應用于路由器的語音卡的硬件結構及其工作方式。
關鍵詞：VoIPPCIFXS路由器語音壓縮
1VoIP在路由器中的應用
近年來，VoIP（VoiceoverInternetProtocol）給通信市場帶來了強大的沖擊。IP語音業務推出后，由于其在通話費用上比傳統電話具有突出的優勢，因而受到了廣泛歡迎。VoIP技術在路由器中應用，可以大大節省有多個部門在不同地方辦公的企業或機構的電話費用。圖1為一個VoIP路由器在公安分局與派出所間應用的方案。
派出所網點的路由器DCR－2501V和DCR－2509V使用FR（幀中繼）或DDN線路同分局的DCR－3660實現互連，各網點的計算機可通過路由器連接分局的局域網或Internet，實現數據通信；同時，DCR－2501V或DCR－2509V通過FXS語音端口連接普通電話機，分局路由器通過E＆M接口和PBX連接，這樣既可以實現內部各部門間的數據通信，同時還可進行零費用的語音通話。
VoIP在費用上呈現巨大優勢的原因在于其利用了計算機通訊的分組化、數字化傳輸技術，先對語音數據按照一定的語音壓縮標準進行壓縮編碼處理，然后把這些數據按IP相關協議打包，再將數據包通過IP網絡傳輸到接收端，接收端將這些以不同順序到達的數據包按其本身順序串起來，并經過解碼解壓恢復出原來的語音信號。與傳統的語音業務相比，VoIP在時間延遲、話音質量等方面存在缺陷。可以采用一些先進的協議如資源預留協議（RSVP）和不同類型服務（Diffserv）等方案來盡可能的優化語音數據包的傳輸，以減少傳輸延遲和擁塞。
目前，VoIP的標準主要有國際電信聯盟技術部（ITU－T）建議的H．323系統和IETF建議的會話發起協議（SessionInitiationProtocol，SIP）系統兩種。前者主要在電信網絡上實現多媒體業務制訂，技術已趨成熟。后者基于動態的Internet模式建網，是基于軟交換技術的面向網絡會議和電話的簡單信令協議。在我國，主要選用H．323技術標準來實現VoIP，在H．323系列標準中，音頻壓縮編碼標準有G．711、G．722、G．723和G729等。
本文將介紹一種已經應用于路由器產品中的VoIP語音卡的硬件設計和工作原理。
2VoIP語音卡硬件結構
該語音卡基于AudioCodes公司的VoPP（VoiceOverPacketProcessor，即語音包處理器）AC48302設計，采用PCI接口界面，可提供兩個FXS（ForeignExchangeStation）語音／傳真接口，可以方便靈活地應用于本公司開發的系列路由器中，實現VoIP功能。其硬件結構框圖如圖2所示，以下介紹各部分硬件的原理和作用。
2．1PCI接口
路由器主板與語音卡之間通過PCI總線連接，便于通用。采用了PCI接口芯片PLX9030實現語音卡本地總線（HPI）與PCI總線之間的轉換。由于語音卡上數據流量不大，不需要利用如DMA方式主動向路由器主板上的Memory空間傳遞數據。因此，語音卡工作于PCI的從模式方式，AC48302通過中斷方式接收或發送語音數據，PCI總線的數據寬度和速度為32位／33MHz。
2．2CPLD部分
AC48302采用8位并行的主處理器接口HPI與外部CPU（即路由器CPU）進行數據交換。在本設計中，HPI接口與PLX9030的本地總線接口時序稍有差別，經過CPLD進行調整。另外，路由器CPU還可通過CPLD控制CODEC和SLIC芯片。
2．3AC48302芯片
AC48302是AudioCodes公司推出的一款低功耗、低價格的雙通道語音包處理器，其內部集成了一個DSP內核。該芯片的主要特性如下：
·支持兩個通道的語音壓縮編碼，語音壓縮標準包括G．729A、G．723．1、G．727、G．726、G．711。
·兼容T．38或FRF．11傳真中繼（2．4～14．4kbps）。
·呼叫ID產生和檢測，呼叫進程和用戶定義語音的檢測和產生。
·兼容G．168的25ms回聲消除。
·高性能的有效語音檢測（VAD）和舒適噪聲產生（CNG）。
·DTMF檢測和產生。
·A律／μ律可選的Codec接口，具有輸入輸出增益控制。
·PCMHighway接口。
·并行的主處理器接口（HPI）。
AC48302各部分硬件接口如圖3所示。
圖4AC48302HPI存儲器的映射關系
2．3．1語音接口（VoiceInterface）
語音接口提供未壓縮的語音、傳真數據的輸入輸出通道。語音接口對外提供四根信號線構成PCM總線，直接連接外部CODEC芯片的PCMHighway。這四根信號線為PCMIN、PCMOUT、PCMCLK、PCMFS。PCMIN輸入從CODEC送來的PCM信號，AC48302內部的DSP按照相應標準（如G．729）壓縮后從HPI給路由器CPU轉發。PCMOUT則相反，AC48302將路由器CPU送來的語音數據按照合適的標準解壓縮，然后從PCMOUT口送到外部CODEC，CODEC經過數／模轉換后恢復成語音信號?熏通過用戶接口送給用戶端。PCMCLK提供2．048MHz的比特同步時鐘，而PCMFS提供8kHz的幀同步時鐘。
2．3．2HPI接口
在本設計中，路由器CPU與AC48302通過HPI口進行通信。路由器CPU和DSP通過AC48302的片內共享的雙口存儲器實現數據交互。片內共享存儲器的映射關系見圖4。
HPI接口包括1根8位數據總線和幾根控制總線。路由器CPU通過三個寄存器（HPIC、HPIA和HPID）控制AC48302及訪問片內存儲空間。HPIC為控制寄存器，用來選擇AC48302的高低字節順序、產生和接收中斷。HPIA為地址寄存器，用來尋址片內的2K存儲空間。HPID為數據寄存器，用來緩存每次讀寫的兩個字節數據，外部CPU可以單個Word或塊數據方式訪問HPID，當以塊數據方式訪問時，HPIA寄存器自動累加，這樣可以減少外部CPU寫HPIA寄存器的開銷。AC48302的內部寄存器和存儲器為16位寬度，因此外部CPU每次訪問AC48302必須以兩個字節為基本單位，信號線HI／LO用來選擇高低字節，信號HRS1、HRS0指示當前訪問的是哪個寄存器。
除了以上兩個重要的接口外，AC48302內部還包含一個PCM時鐘發生器、一個用于測試的JTAG接口以及一個用于訪問外部SRAM及處理信道輔助信令的Memory＆I／O接口。
2．4CODEC接口芯片
CODEC芯片負責對DSP解壓縮后送來的PCM數據進行解碼，并將濾波后的模擬語音信號送到用戶線接口芯片SLIC，SLIC對其進行2－4線轉換后送給用戶端；同時，CODEC還負責將SLIC送來的模擬語音信號進行PCM編碼，然后送到DSP芯片進行壓縮處理。
本設計中，CODEC芯片采用IDT公司的4通道PCM編解碼芯片IDT821034。該芯片具有可編程增益設置、主時鐘可選（2．048MHz、4．096MHz和8．192MHz）、最大可支持128個可編程時隙、A律／μ律可選、內置數字濾波器、串行控制接口、低功耗等特點。本設計中選用主時鐘為2．048MHz（E1幀模式），可劃分為32個相等的時隙（Slot0～Slot31），4個通道的接收和發送時隙可通過向串行控制口寫入控制字進行動態選擇。各時隙的位置都以8kHz的幀同步時鐘信號為參考，在IDT821034中，時隙0相對幀同步脈沖的位置有延遲模式和非延遲模式（圖6即為非延遲模式）。
PCM主時鐘（BCLK）、幀同步時鐘（FS）、接收數據（DR）和發送數據（DX）一起構成PCMHighway信號，與AC48302進行連接。BCLK與FS分別對應AC48302的PCMCLK和PCMFS，這兩個時鐘信號都由AC48302產生；DR和DX分別對應AC48302的PCMOUT和PCMIN。PCMHighway信號時序以及時隙與幀同步信號的關系分別如圖5、圖6所示。為了CODEC與DSP芯片間正確收發數據，一般選擇CODEC芯片在BCLK的上升沿發送數據DX，下降沿采樣數據DR，而在另一端的AC48302，則在時鐘下降沿采樣PCMIN，上升沿發送PCMOUT。
2．5用戶線接口（SLIC）芯片
設計中為了使語音卡能夠提供FXS接口功能，采用了愛立信公司的新型SLIC芯片PBL83710連接用戶接口。在該芯片內部能夠產生高電壓鈴流信號及提供自動電池饋電切換，具有環流振鈴和地鍵檢測功能及2－4線轉換功能。該芯片將許多傳統的振鈴繼電器、鈴流發生器等器件集成在一個片內，節省了印制板空間和成本。
3VoIP語音卡硬件驅動流程
硬件驅動程序主要完成以下功能：
（1）初始化PLX9030芯片，配置相關寄存器，選擇本地總線工作方式。
（2）初始化AC48302芯片，啟動AC48302內部的DSP內核到正常工作狀態。AC48302的啟動步驟按順序分為以下幾步：核代碼（Kernel）下載；程序代碼（Program）下載；初始化模式；啟動運行。
（3）驅動語音卡的正常操作。接收處理摘掛機中斷，將SLIC置于正確狀態；配置CODEC芯片的各通道收發數據時隙以及CODEC芯片的增益控制；接收處理AC48302數據包處理中斷，AC48302每處理完一個語音數據包就通過中斷方式通知路由器CPU讀取當前Buffer中的數據或向Buffer寫入下一個數據包。
本文采用的是FXS接口，只要對CODEC后面部分電路稍加改動即可實現FXO或E＆M接口功能。目前，該語音卡方案在路由器產品中已獲廣泛采用。
摘要：隨著目前新技術、新工藝的不斷出現，高速單片機的應用越來越廣，對硬件的可靠性問題便提出更高的要求。本文將從硬件的可靠性角度描述高速單片機設計的關鍵點。 關鍵詞：高速單片機 可靠性 特性阻抗 SI PI EMC 熱設計
引 言
隨著單片機的頻率和集成度、單位面積的功率及數字信號速度的不斷提高，而信號的幅度卻不斷降低，原先設計好的、使用很穩定的單片機系統，現在可能出現莫名其妙的錯誤，分析原因，又找不出問題所在。另外，由于市場的需求，產品需要采用高速單片機來實現，設計人員如何快速掌握高速設計呢?
硬件設計包括邏輯設計和可靠性的設計。邏輯設計實現功能。硬件設計工程師可以直接通過驗證功能是否實現，來判定是否滿足需求。這方面的資料相當多，這里就不敘述了。硬件可靠性設計，主要表現在電氣、熱等關鍵參數上。我將這些歸納為特性阻抗、SI、PI、EMC、熱設計等5個部分。
1 特性阻抗
近年來，在數字信號速度日漸增快的情況下，在印制板的布線時，還應考慮電磁波和有關方波傳播的問題。這樣，原來簡單的導線，逐漸轉變成高頻與高速類的復雜傳輸線了。
在高頻情況下，印制板（PCB）上傳輸信號的銅導線可被視為由一連串等效電阻及一并聯電感所組合而成的傳導線路，如圖1所示。只考慮雜散分布的串聯電感和并聯電容的效應，會得到以下公式：
式中Z0即特性阻抗，單位為Ω。
PCB的特性阻抗Z0與PCB設計中布局和走線方式密切相關。影響PCB走線特性阻抗的因素主要有：銅線的寬度和厚度、介質的介電常數和厚度、焊盤的厚度、地線的路徑、周邊的走線等。
在PCB的特性阻抗設計中，微帶線結構是最受歡迎的，因而得到最廣泛的推廣與應用。最常使用的微帶線結構有4種：表面微帶線（surface microstrip）、嵌入式微帶線（embedded microstrip）、帶狀線（stripline）、雙帶線（dual-stripline）。下面只說明表面微帶線結構，其它幾種可參考相關資料。表面微帶線模型結構如圖2所示。
Z0的計算公式如下：
對于差分信號，其特性阻抗Zdiff修正公式如下：
公式中：
——PCB基材的介電常數；
b——PCB傳輸導線線寬；
d1——PCB傳輸導線線厚；
d2——PCB介質層厚度；
D——差分線對線邊沿之間的線距。
從公式中可以看出，特性阻抗主要由、b、d1、d2決定。通過控制以上4個參數，可以得到相應的特性阻抗。
2 信號完整性（SI）
SI是指信號在電路中以正確的時序和電壓作出響應的能力。如果電路中的信號能夠以要求的時序、持續時間和電壓幅度到達IC，則該電路具有較好的信號完整性。反之，當信號不能正常響應時，就出現了信號完整性問題。從廣義上講，信號完整性問題主要表現為5個方面：延遲、反射、串擾、同步切換噪聲和電磁兼容性。
延遲是指信號在PCB板的導線上以有限的速度傳輸，信號從發送端發出到達接收端，其間存在一個傳輸延遲。信號的延遲會對系統的時序產生影響。在高速數字系統中，傳輸延遲主要取決于導線的長度和導線周圍介質的介電常數。
當PCB板上導線(高速數字系統中稱為傳輸線)的特征阻抗與負載阻抗不匹配時，信號到達接收端后有一部分能量將沿著傳輸線反射回去，使信號波形發生畸變，甚至出現信號的過沖和下沖。如果信號在傳輸線上來回反射，就會產生振鈴和環繞振蕩。
由于PCB板上的任何兩個器件或導線之間都存在互容和互感，因此，當一個器件或一根導線上的信號發生變化時，其變化會通過互容和互感影響其它器件或導線，即串擾。串擾的強度取決于器件及導線的幾何尺寸和相互距離。
信號質量表現為幾個方面。對于大家熟知的頻率、周期、占空比、過沖、振鈴、上升時間、下降時間等，在此就不作詳細介紹了。下面主要介紹幾個重要概念。
①高電平時間（high time），指在一個正脈沖中高于Vih_min部分的時間。
②低電平時間（low time），指在一個負脈沖中低于Vil_max部分的時間，如圖3所示。
③建立時間（setup time），指一個輸入信號（input signal）在參考信號（reference signal）到達指定的轉換前必須保持穩定的最短時間。
④保持時間（hold time），是數據在參考引腳經過指定的轉換后，必須穩定的最短時間，如圖4所示。
⑤建立時間裕量（setup argin），指所設計系統的建立時間與接收端芯片所要求的最小建立時間的差值。
⑥保持時間裕量（hold argin），指所設計系統的保持時間與接收端芯片所要求的最小保持時間之間的差值。
⑦時鐘偏移（clock skew），指不同的接收設備接收到同一時鐘驅動輸出之間的時間差。
⑧Tco（time clock to output，時鐘延遲），是一個定義包括一切設備延遲的參數，即Tco=內部邏輯延遲 （internal logic delay） + 緩沖器延遲（buffer delay）。
⑨最大經歷時間（Tflightmax），即final switch delay，指在上升沿，到達高閾值電壓的時間，并保持高電平之上，減去驅動所需的緩沖延遲。
⑩最小經歷時間（Tflightmin），即first settle delay，指在上升沿，到達低閾值電壓的時間，減去驅動所需的緩沖延遲。
時鐘抖動（clock jitter），是由每個時鐘周期之間不穩定性抖動而引起的。一般由于PLL在時鐘驅動時的不穩定性引起，同時，時鐘抖動引起了有效時鐘周期的減小。
串擾（crosstalk）。鄰近的兩根信號線，當其中的一根信號線上的電流變化時（稱為aggressor，攻擊者），由于感應電流的影響，另外一根信號線上的電流也將引起變化（稱為victim，受害者）。
SI是個系統問題，必須用系統觀點來看。以下是將問題的分解。
端接技術等
3 電源完整性PI
PI的提出，源于當不考慮電源的影響下基于布線和器件模型而進行SI分析時所帶來的巨大誤差，相關概念如下。
電子噪聲，指電子線路中某些元器件產生的隨機起伏的電信號。
地彈噪聲。當PCB板上的眾多數字信號同步進行切換時(如CPU的數據總線、地址總線等)，由于電源線和地線上存在阻抗，會產生同步切換噪聲，在地線上還會出現地平面反彈噪聲
(簡稱地彈)。SSN和地彈的強度也取決于集成電路的I/O特性、PCB板電源層和地平面層的阻抗以及高速器件在PCB板上的布局和布線方式。負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數目的增加均會導致地彈的增大。 回流噪聲。只有構成回路才有電流的流動，整個電路才能工作。這樣，每條信號線上的電流勢必要找一個路徑，以從末端回到源端。一般會選擇與之相近的平面。由于地電平面（包括電源和地）分割，例如地層被分割為數字地、模擬地、屏蔽地等，當數字信號走到模擬地線區域時，就會產生地平面回流噪聲。
斷點，是信號線上阻抗突然改變的點。如用過孔（via）將信號輸送到板子的另一側，板間的垂直金屬部分是不可控阻抗，這樣的部分越多，線上不可控阻抗的總量就越大。這會增大反射。還有，從水平方向變為垂直方向的90°的拐點是一個斷點，會產生反射。如果這樣的過孔不能避免，那么盡量減少它的出現。
在一定程度上，我們只能減弱因電源不完整帶來的系列不良結果，一般會從降低信號線的串繞、加去耦電容、盡量提供完整的接地層等措施著手。
4 EMC
EMC包括電磁干擾和電磁抗干擾兩個部分。
一般數字電路EMS能力較強，但是EMI較大。電磁兼容技術的控制干擾，在策略上采用了主動預防、整體規劃和“對抗”與“疏導”相結合的方針。
主要的EMC設計規則有：
① 20H規則。PowerPlane（電源平面）板邊緣小于其與GroundPlane（地平面）間距的20倍。
② 接地面處理。接地平面具有電磁學上映象平面(ImagePlane) 的作用。若信號線平行相鄰于接地面，可產生映像電流抵消信號電流所造成的輻射場。PCB上的信號線會與相鄰的接地平面形成微波工程中常見的Micro-strip Line（微帶線）或Strip Line（帶狀線）結構，電磁場會集中在PCB的介質層中，減低電磁輻射。
因為，Strip Line的EMI性能要比Micro-strip Line的性能好。所以，一些輻射較大的走線，如時鐘線等，最好走成Strip Line結構。
③ 混合信號PCB的分區設計。第一個原則是盡可能減小電流環路的面積；第二個原則是系統只采用一個參考面。相反，如果系統存在兩個參考面，就可能形成一個偶極天線；而如果信號不能通過盡可能小的環路返回，就可能形成一個大的環狀天線。對于實在必須跨區的情況，需要通過，在兩區之間加連接高頻電容等技術。
④ 通過PCB分層堆疊設計控制EMI輻射。PCB分層堆疊在控制EMI輻射中的作用和設計技巧，通過合適的疊層也可以降低EMI。
從信號走線來看，好的分層策略應該是把所有的信號走線放在一層或若干層，這些層緊挨著電源層或接地層。對于電源，好的分層策略應該是電源層與接地層相鄰，且電源層與接地層的距離盡可能小，這就是我們所講的“分層＂策略。
⑤ 降低EMI的機箱設計。實際的機箱屏蔽體由于制造、裝配、維修、散熱及觀察要求，其上一般都開有形狀各異、尺寸不同的孔縫，必須采取措施來抑制孔縫的電磁泄漏。一般來說，孔縫泄漏量的大小主要取決于孔的面積、孔截面上的最大線性尺寸、頻率及孔的深度。
⑥ 其它技術。在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態電壓就是主要的共模EMI干擾源。為了控制共模EMI，電源層要有助於去耦和具有足夠低的電感，這個電源層必須是一個設計相當好的電源層的配對。問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數)。通常，電源分層的間距是0.5mm（6mil），夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。
5 熱設計
電子元件密度比以前高了很多，同時功率密度也相應有了增加。由于電子元器件的性能會隨溫度發生變化，溫度越高其電氣性能會越低。
(1)數字電路散熱原理
半導體器件產生的熱量來源于芯片的功耗，熱量的累積必定導致半導體結點溫度的升高。隨著結點溫度的提高，半導體器件性能將會下降，因此芯片廠家都規定了半導體器件的結點溫度。在高速電路中，芯片的功耗較大，在正常條件下的散熱不能保證芯片的結點溫度不超過允許工作溫度，因此需要考慮芯片的散熱問題。
在通常條件下，熱量的傳遞通過傳導、對流、輻射3種方式進行。
散熱時需要考慮3種傳熱方式。例如使用導熱率好的材料，如銅、鋁及其合金做導熱材料，通過增加風扇來加強對流，通過材料處理來增強輻射能力等。
簡單熱量傳遞模型： 熱量分析中引入一個熱阻參數，類似于電路中的電阻。如果電路中的電阻計算公式為R=ΔE/I，則對應的熱阻對應公式為R=Δt/P（P表示功耗，單位W；Δt表示溫差，單位℃）。熱阻的單位為℃/W，表示功率增加1W時所引起的溫升。考慮集成芯片的熱量傳遞，可以使用圖5描述的溫度計算模型。
也就是說，當Tc實測值小于根據數據手冊所提供數據計算出的最大值時，芯片可正常工作。
(2)散熱處理
為了保證芯片能夠正常工作，必須使Tj不超過芯片廠家提供的允許溫度。根據Tj=Ta+P×R可知，如果環境溫度降低，或者功耗減少、熱阻降低等都能夠使Tj降低。實際使用中，對環境溫度的要求可能比較苛刻，功耗降低只能依靠芯片廠家技術，所以為了保證芯片的正常工作，設計人員只能在降低熱阻方面考慮。
如圖5所示，可變的熱阻由芯片外殼與散熱器間的熱阻（接觸熱阻）、散熱器到環境的熱阻組成。這就要求設計人員減少接觸熱阻，比如選用接觸熱阻小的導熱膠，考慮大的接觸面積等。散熱器方面還要選擇熱傳導率高的散熱器材，考慮使用風冷、水冷等對流散熱措施，增強輻射能力，擴展散熱面積等措施。
結 語
以上提到的高速單片機設計思想和方法，目前已經在國外的公司得到實踐和發展，但是國內這方面的研究和實踐還很少。該設計思想在我們公司實踐、摸索，提高了產品可靠性。在這里推薦給各位同行，期望共同探討。
摘要：隨著現場對高壓微機保護裝置性能要求的不斷提高，以及軟、硬件技術發展的自身需要，在總結和繼承微機保護裝置成功經驗的基礎上，設計開發了運算DSP加邏輯MPU控制單元的新型硬件平臺系統。該系統充分發揮了DSP運算能力強和MPU邏輯功能強、外圍資源豐富等各自優點，且采用大容量外圍存儲芯片，從而保證了高壓保護裝置實現高速采樣、實時并行計算、程序面向對象模塊化編程、故障處理報告詳細全程跟蹤、采用復雜先進保護原理等功能，并且具有足夠的硬件資源冗余度。本文詳細介紹了該硬件平臺的系統設計思想、技術特點和工作原理，最后介紹了基于此硬件平臺實現高壓微機線路保護的應用實例。
關鍵詞：微機保護；硬件平臺
中圖分類號：
1 引言
目前，微機保護產品在繼承常規保護成熟的技術原理的基礎上，其智能化的特點日益突出，這不僅更好地滿足了電力系統對可靠性和安全性的要求，而且為保護的測試試驗和現場維護帶來了更多的便利，因此，智能化微機保護產品在電力系統中得到了廣泛的應用。按照文獻[4]的劃分，微機保護裝置經歷了三代的發展，許多傳統保護中無法實現的新技術在目前的數字保護裝置中得以成功的應用。盡管如此，隨著電力系統對微機保護裝置性能的要求不斷提高、保護原理和算法的研究和發展、硬件產品技術的進步，以及微機保護運行環境的更為復雜和嚴酷，研究設計新型的、高可靠的硬件平臺系統成為當務之急；硬件平臺系統作為保護原理的載體和實現繼電保護全部功能的基礎，其研制和開發必將推動繼電保護領域整體技術水平的提高，從而為國家電力系統智能化建設作出重要貢獻。
我們在分析和吸收國內外同行廠家微機保護裝置先進技術和經驗的基礎上，研制開發了一套適用于高壓保護裝置的硬件平臺系統，該系統采用DSP （TMS320C32）+MPU（MC68332）系統結構，兩者通過雙口RAM來交互協同工作。本文將系統地闡述此平臺的設計思想、整體結構、組織原理，并介紹了所選運算DSP和邏輯MPU芯片的特點。最后通過實例：基于此硬件平臺開發的高壓線路保護裝置的試驗及動模情況，說明了此平臺的先進性。
2 硬件平臺總體設計
2.1 整體平臺系統結構
高壓保護裝置一般都采用多保護板加通訊處理板模式，通過內部通訊網來聯系各板信息。隨著時代、技術等方面的不斷發展，保護功能要求越來越高，保護原理越來越完善，同時為便于事故后分析，報告、故障電量等信息要求越來越詳細，以求確切地感知不同階段保護中各模塊的響應行為。上述種種原因決定了目前各有功能傾向的單CPU結構不能很好地滿足實際需求，鑒于此我們設計了雙CPU（DSP+MPU）結構，系統圖如圖1所示。
硬件平臺系統主要包括兩部分：基于TMS320C32的運算處理單元和基于MC68332的邏輯控制單元。運算處理單元任務定位于模擬量數據采集、數據處理、功能模塊運算等功能；邏輯控制單元定位于保護邏輯判斷、開入量檢測、開出控制，以及監控等功能。采用這種MPU+DSP結構，充分利用了DSP適于數據處理優點的同時，也充分發揮了MPU豐富的I/O引腳、較強的邏輯處理能力，以及強大的通訊處理功能。
2.1.1 運算單元區設計方案
運算單元區主要由TMS320C32、RAM、FLASH、A/D、EPLD等器件構成。此區優秀器件TMS320C32芯片為TMS320C3X系列中的一款，是TI公司1995年推出的32位浮點型DSP。該芯片內部采用哈佛結構、流水線操作、特殊的并行指令、專用的硬件乘法器等適宜于數據運算的設計，這種特殊的硬件結構使得TMS320C32的處理能力達到60MFLOPS/30MIPS(每秒60兆次浮點運算或30兆條指令)。它采用增強型存儲器接口，并具有靈活的數據/地址總線，可充分利用存儲空間，增加了設計的靈活性，簡化了電路設計。
運算單元區的模數轉換部分采用MAXIM公司生產的14位逐次逼近型、2×4通道、帶采樣保持器的A/D芯片。改變了原來的多路開關切換的方式，減小了各模擬量之間不同步性。此單元區的譯碼、AD定時轉換啟動等功能完全由可編程邏輯器件EPM7128實現，這樣既簡化了印制版的設計，提高了電路設計的靈活性，又簡化了程序軟件的邏輯設計。從而在保證采樣高可靠性的同時，節省了DSP的處理時間。
2.1.2 邏輯控制單元區設計方案
邏輯控制單元區主要由MC68332、RAM、FLASH、EEPROM、EPLD、秒脈沖對鐘電路、標準232維護口、開入開出電路，以及通信電路構成。此區優秀器件MC68332是由MOTOROLA公司生產的32位微處理器，它采用HCMOS技術和精簡的指令系統計算機（RISC）技術，數據處理能力達32位，因而具有較高的執行速度、較高的穩定性和很強的邏輯處理能力。軟件看門狗、豐富的I/O口、可掉電保持的2K片上RAM、QSPI等豐富的控制功能使MC68332是一款非常適合控制領域的高性能芯片。
邏輯控制單元區的開出電路由EPLD和光電隔離器構成。通信電路由UART芯片及EPLD硬件設計的HDL協議構成的FDK_BUS（本公司自主開發的一種局域總線)板間通信網絡。秒脈沖對鐘電路利用TPU口檢測秒脈沖的觸發沿獲得GPS秒脈沖，保證了板級對鐘精度，為系統的故障分析提供了統一的時鐘。FLASH用于保存程序代碼，EEPROM用于保存定值、程序的CRC校驗碼、故障報告、擾動數據和裝置的事件記錄等。標準232維護口為程序調試提供了方便。
2.2 系統實現原理
采用這種DSP+MPU的平臺系統結構，按照設計的功能分工：DSP來完成數據處理運算，如：數字濾波、相量計算、故障分量提取等，以及保護功能相對獨立模塊的處理，如：六個阻抗的計算、各序量方向元件計算、各阻抗區域判別等；而MPU來完成電力系統的狀態檢測，根據不同的狀態，按照保護邏輯方案來組織運算單元的計算結果以及開入量等，最終根據邏輯結果作相應控制，另外此單元區還實現所有的監控功能。兩CPU相對獨立，同時兩者相互監視是否正常運行；兩者之間唯一的聯絡方式通過雙口RAM來完成。由此有機地組成一個功能分布、協同運行的整體系統。
系統具體的組織方式為：運算單元區A/D所有通道轉換完成后以中斷方式激發DSP采樣中斷，DSP響應外部中斷用DMA的方式讀走原始采樣數據；DSP在獲得采樣數據后，將采樣數據精加工，并利用最新數據運算所有的功能模塊，然后將采樣數據、加工后數據，以及各模塊接口信息放到雙端口RAM中；運算處理單元通過郵箱機制，使雙端口RAM在對側產生一個中斷電平通知邏輯控制單元；邏輯控制單元在響應外部中斷電平后，將雙端口RAM中信息讀出，置于自身數據區域中；最后邏輯控制單元采用最新數據執行所有的邏輯控制。
通過這樣的平臺設計和任務分配，在大幅度提高采樣頻率的同時，能夠保證保護軟件功能在一個采樣間隔執行一遍，從而真正實現了電力系統狀態的實時檢測，最終提高了保護裝置的整體性能。 3 平臺在高壓線路保護中的應用
此硬件平臺系統豐富的硬件資源和冗余設計符合當今各保護裝置硬件平臺統一的設計思想，滿足于各種高壓保護產品開發。為檢測此平臺系統的可行性，以及其各方面的性能指標，我們以高壓線路保護裝置（DF3621）的實際開發經歷來加以說明。
DF3621適用于220kV~500kV輸電線路，包括縱聯距離構成的全線速動主保護，三段式相間距離和接地距離及四段靈敏段和兩段不靈敏段的零序方向保護構成的后備保護，并可配備綜合自動重合閘功能。在硬件分配上具有創新特色：
整套裝置保護采用兩塊完全一樣的保護插件I和II雙重配置，即主、后備保護集成于一體。重合閘采用單獨保護插件III來實現。這樣配置既保證了現有高壓線路保護裝置中的啟動采用三取二方式的優點，又能夠保證最大程度上的熱備用，即使插件I和II之一因故退出后，仍具備完整的保護功能。
由于硬件平臺運算能力的極大提高，以及外圍存儲器件空間的富裕，DF3621采用面向對象模塊化編程，對各功能子模塊實行封裝，邏輯控制MPU僅能訪問模塊的接口信息，確保了整體可靠性。為提高裝置對系統狀態實時檢測能力，以及滿足某些智能算法和邏輯控制的要求，裝置模擬通道采用2000Hz的采樣速率。另外，為了便于分析保護的動作行為，保護故障處理程序采用透明化報告機制，能夠實現各功能模塊的狀態跟蹤，為故障后保護動作行為分析提供了有利信息。
此線路保護裝置已經順利通過電磁兼容測試，RTDS數字動模和傳統動模測試，表明此硬件平臺系統的各項指標能夠滿足于高壓保護裝置的要求。
4 結語
本文提出了一套適合于高壓保護裝置的新型的運算單元加邏輯控制單元的硬件平臺系統，該系統既充分發揮了DSP適于各種數據處理的功能，又充分發揮MPU豐富的I/O引腳和強大邏輯控制能力的特點，為保護產品模塊化設計、采用高級語言，以及引入實時操作系統提供了必要的硬件基礎。本文就此平臺系統的設計思想、各功能區部件的選擇和實現，以及整體組織方式給予了詳細闡述，并在此基礎上給出了此平臺的應用實例。
總結微機保護裝置開發、設計的成功經驗，我們深刻感受到，適應時代、技術等方面不斷發展的需求，在繼承傳統產品優點的基礎上，研制和開發新型的硬件平臺系統是必要的。在保證可靠性、快速性、穩定性等原則的前提下，提供更豐富的硬件資源，使保護裝置開發中的先進保護原理以及更高要求的實現不再受硬件條件的限制、滿足各種保護裝置的開發、為維護和升級提供了極大便利。
摘要：SMS短信息服務作為GSM網絡的一種基本業務已得到越來越多的系統運營商和系統開發商的重視，以GSM網絡作為數據無線傳輸網絡，可以開發出多種前景極其樂觀的各類應用。本文給出一個小型的嵌入式SMS中/英文短信息接口的設計，并詳細討論PDU模式的短信息格式和中文短信息軟件解碼的設計。 關鍵詞：GSM SMS UTF-8 GB-2312 無線通信 無線數傳 遙控 中文編碼
引 言
SMS（Short Message Service）短信息服務是GSM（Global System for Mobile Communication）系統中提供的一種GSM終端（手機）之間，通過服務中心(Service Center)進行文本信息收發的應用服務，其中服務中心完成信息的存儲和轉發功能。短信息服務作為GSM網絡的一種基本業務，已得到越來越多的系統運營商和系統開發商的重視，基于這種業務的各種應用也蓬勃發展起來。以GSM網絡作為數據無線傳輸網絡，可以開發出多種前景極其樂觀的各類應用，如無線數據的雙向傳送、無線遠程檢測和控制等。典型的應用有：變電站、電表、水塔、水庫或環保監測點等監測數據的無線傳輸和無線自動警報；遠程無線控制高壓線路斷電器、加熱系統、防洪攔阻系統或其它機電系統的啟動和關閉；車隊交通管理和控制指揮系統；控制和監測香煙、食品和飲料自動售貨機的運行狀態和存貨水平等等。
由于GSM網絡在全國范圍內實現了聯網和漫游，具有網絡能力強的特點，用戶無需另外組網，在極大提高網絡覆蓋范圍的同時為客戶節省了昂貴建網費用和維護費用。同時，它對用戶的數量也沒有限制，克服了傳統的專網通信系統投資成本大，維護費用高，且網絡監控的覆蓋范圍和用戶數量有限的缺陷。比起傳統的集群系統在無線網絡覆蓋上具有無法比擬的優勢，加上GSM的SMS本身具備的數據傳送功能，都使得這些應用得到迅速的普及。利用GSM短信息系統進行無線通信還具有雙向數據傳輸功能，性能穩定，為遠程數據傳送和監控設備的通信提供了一個強大的支持平臺。
1 SMS短信息的無線數傳監視和控制
通常情況，基于SMS短信息服務的無線數傳監視和控制系統為一個點到多點的遠程無線雙向數據通信和控制系統，如圖1所示。系統的中心點為數據或監控指揮中心，由計算機網絡、數據庫、電子地圖和GSM通信接口組成。監控中心主要完成各種信息和數據的收發和整理：一方面，接收各個監控點上傳的信息和數據，并把它們放入相應的數據庫和分發給相應的監控計算機，以實現對各個監控點的監控和管理；另一個方面，監控中心響應監控計算機發出的對各個監控點的控制信息，并且把這些信息下發到相應的監控點上，從而達到對監控點設備進行控制的目的。
2 GSM無線通信控制終端
GSM無線通信控制終端為一個MC3的嵌入式系統，具有如圖2所示的測量、數據采集、控制、無線通信功能。GSM無線通信控制終端通過GSM網絡和監控中心進行雙向的信息傳輸。它將測量和采集到的數據信息傳送到監控中心，同時接收監控中心的控制數據，對設備實施相應的控制。
3 GSM通信接口的硬件實現
GSM無線通信控制終端的通信接口一般采用目前在市場上提供的可供二次開發的標準的GSM模塊，如TC35、FALCOM、WISMO3等。這些通信模塊都具備GSM無線通信的全部功能，并提供標準的UART串行接口，支持GSM 07.05所定義的AT命令集的指令。因此，MCU能非常方便地通過UART接口與GSM模塊連接，并直接使用AT命令就可以方便簡潔地實現短信息的收發、查尋和管理。
在我們設計的GSM無線通信控制終端中，采用的GSM通信模塊為FALCOM A2D，MCU使用的是Atmel公司的高速8位微控制器ATmage128。ATmega128芯片為64個引腳，內部集成了4K字節的RAM、4K字節的EEPROM、128K字節的Flash以及2個UART串行接口等。由于采用了高性能的MCU，省掉了大量的外圍器件，如外擴RAM、ROM存儲器等，使硬件結構大大簡化，提高了系統的可靠性。系統的硬件框圖如圖3所示。
4 基于GSM通信的軟件接口
市場上提供的可供二次開發的標準的GSM模塊都支持GSM 07.05所定義的AT命令集的指令。因此，MCU通過UART串行接口直接向GSM模塊下發AT命令，就可以方便簡潔地實現基于GSM的短信息SMS的收發、查尋和管理。表1列出了與SMS相關的一些常用的GSM AT指令。
表1 與SMS相關的常用GSM AT命令
AT指令功 能
AT+CMGD刪除一條保存在SIM卡內的短信息AT+CMGF選擇短信息格式：0為PDU方式：1為文本方式AT+CMGL列出SIM卡中的保存短信息AT+CMGR讀取SIM卡中指定一條短信息的內容AT+CMGS發送一條短信息AT+CSCA設置短信息服務中心地址
根據GSM 07.05的定義，SMS短信息的發送和接收模式共有三種：Block模式、基于AT命令的Text模式和基于AT命令的PDU模式。使用Block模式需要模塊生產廠家提供驅動支持；而用于中英文短信息傳送應使用PDU模式，只傳送英文短信息（純文本格式）使用Text模式。Text模式的短信息發送和接收比較簡單，如不需要傳送中文則最好采用Text模式發送和接收短信息。
5.1 PDU數據包格式
PDU數據包由兩部分構成，短信息服務中心地址（SMSC address）和TPDU，表2為PDU數據包的格式，其中一個數據單元為一個字節。
其中短信息服務中心號碼、發送源號碼、日期以及時間采用壓縮BCD碼表示，低位在前，高位在后。在本文的網絡補充版中給出了通過讀取短信息的AT命令（AT+CMGR=1）從GSM模塊讀到的一條PDU模式的短信息，并給出常見的數值與解釋。
5.2 PDU模式的純英文短信息解碼
PDU模式的純英文短信息編碼使用GSM字符集的7位編碼，此時TP-DCS的值為00。如短信息內容為英文字符“Hi”，首先將各個字符轉換為7位的標準二進制ASCII碼，然后要將后面字符的低位逐位調整到前面，補齊前面的差別。例如：“H”的二進制ASCII碼為1001000，“i” 二進制ASCII碼為1101001；顯然H的二進制編碼不足八位，那么就將后面字符i的最后一位補足到H的前面，就成了11001000（C8），i剩下六位110100，前面再補兩個0，變成00110100（34），于是“Hi”就變成了兩個八進制數 C834。由于PDU模式的純英文短信息采用7位編碼，解碼不方便，因此對于只需發送和接收純英文字符和數字符號的應用，最好采用Text模式發送和接收短信息。
5.3 中文短信息的解碼
由于中文字的編碼是采用2個字節的編碼，因此發送和接收中文或中英文混合的短信息只能采用PDU模式。但在GSM標準中，中文編碼采用UTF-8的編碼，不是目前國內常用的GB-2312編碼，故還需要進行中文編碼的轉換，才能與采用GB-2313漢字庫相配合顯示漢字字型。
由于UTF-8和GB-2312編碼之間不存在一一對應的線性關系，因此只能采用查表的方式進行轉換。下面給出一個由UTF-8到GB-2312編碼轉換的算法。
① 建立UTF-8和GB-2312兩個中文編碼表，表中數據項為2個字節長度的十六進制的數，代表一個中文編碼。兩個表的長度分別為14 890字節（2×7445）。UTF-8編碼表按數據項值從小到大排序，而在GB-2312編碼表中，與UTF-8相同位置處為相同漢字的GB-2312碼字，如圖4所示。
② 軟件解碼過程為：每次從PDU模式SMS數據包的TP-UD中取出兩個字節，采用二分法快速數據查找算法，在UTF-8編碼表中找到其所在位置，然后在GB-2312表的相同位置處讀取相對應的GB-2312編碼。解碼流程如圖5所示。
③ 二分法的最壞查找次數為lg2(n+1)，UTF-8表的長度n為7445，固最壞查找次數為13次，就是說一個中文編碼由UTF-8到GB-2312的轉換最多經過13次比較查找就可完成。 這比采用簡單的順序查表要快的多，大大減少了查表所花費的時間，非常適合在一般的嵌入式系統中使用。
④ 盡管兩個漢字編碼表要占用近30 KB（如還需要GB-2312到UTF-8的轉換，則還要增加兩個表，共占60 KB），但由于采用了ATmega128單片機，其片內有128KB的程序存儲器，因此可將程序與表格放在一起。去掉60 KB的表格，仍有近70 KB的容量用于系統程序，因此完全不用外部擴充存儲器（漢字字庫除外），大大簡化了硬件的結構和設計。
結 語
本文的設計方案已應用在我們研發的產品“車船載GPS-GSM衛星定位無線通信移動終端”上，經過多年的運行和使用，證明系統工作穩定可靠。2001年10月，在美國著名計算機應用雜志《CIRCUIT CELLAR》舉辦的世界性電子設計競賽“Design Logic 2001 Contest”中，該產品獲得三等獎。
摘要：在醫療、工業、智能建筑、消費電子等領域，短程無線通信工程設備設備應用日益廣泛，并呈現強的增長勢頭。本文較為詳細地從元器件選擇、原理圖設計、PCB板設計、接口吸系統傳輸距離等方面介紹嵌入式短程無線通信工程系統硬件設計。 關鍵詞：短程無線通信工程 MAX1472 MAX1473 接口 通信距離
引言
在短程無線通信工程系統中，常見的有基于802.11的無線局域網WLAN、藍牙（blueTooth）、HomeRF及歐洲的HiperLAN(高性能無線局域網)。但其硬件設計、接口方式、通信協議及軟件堆棧復雜，需專門的開發系統，開發成本高、周期長，最終產品成本也高。因此，這些技術在嵌入式系統中并未得到廣泛應用相反，普通RF產品就不存在這些問題，加之短距離無線數據傳輸技術成熟，功能簡單、攜帶方便，使得其在嵌入式短程無線產品中得到廣泛應用，如醫療、工業、智能建筑、消費電子等領域。這些產品一般均工作在無執照（Unlicensed）無線接入頻段，如出一轍15/433/868/915MHz頻段。本文討論的嵌入式短程無線通信系統，一般包括無線射頻RF前端、微控制器（MCU）、I/O接口電路及其它外圍設備等。
1 元器件選擇
（1）微控制器的選擇
嵌入式系統選擇處理器時主要需要考慮以下幾個方面：處理器性能，所支持的開發工具，所支持的操作系統，過去的開發經驗，處理器成本、功耗、代碼兼容性及算法復雜性等。
（2） 射頻芯片的選擇
通常，射頻芯片的功能框圖如圖形卡所示。隨著無線技術的發展，無線收發芯片的集成度、性能都大幅度提供，芯片性能也各有特色。因而，無線收發芯片的選擇在設計中是至關重要的。正確的選擇可以減小開發難度、縮短開發周期、降低成本、更快地將產品推向市場。目前，生產此類芯片的廠家主要有Nordic、XEMICS、Chipcon、TI、Maxim等。選擇無線收發芯片時，應考慮以下幾個因素：功耗、發射功率、接收靈敏度、傳輸速度、從待機模式到工作模式的喚醒時間、收發芯片所需的外圍元件數量、芯片成本等；同時還須注意當地的無線電管理規定。
（3） 分立元件的選擇
所有的RF芯片制造商都在努力提高芯片的集成度但仍然有一些元件很難或者根本無法集成到芯片中去。常將這些分立元件安放在芯片外部，如晶振、PLL環路濾波器、VCO的電感等。在射頻電路中，電磁波的波長已可以與分立元件的尺寸相比擬，普通應用于DC和低頻集總參數系統的基爾霍夫類型的電流、電壓定律已不再適用，須考慮這些分立元件的高頻特性及其分布參數。因此，在詳細設計時，應多參考所選用芯片資料及相關元件的數據手冊。
2 系統原理圖設計
嵌入式短程無線通信系統硬件的關鍵在于其射頻電路。這里采用Maxim公司的MAX1472和MAX1473芯片進行射頻電路設計。圖2是發射器射頻電路，圖3是接收器射頻電路。
MAX1472是一微型3mm×3mm的引腳SOT-23封裝的VHF/UHF基于鎖相環ASK發射機。當工作電壓降至2.1V的脫離節鋰電池工作，待機模式時僅耗電100nA。在發射過程中，MAX1472發射功率為-10dBm～+10dBm。工作電壓3.3V；發射功率+10dbm時，工作電流僅9.1mA。最高數據速率達100kbps。
MAX1473是一個300～450MHz，采用28引腳，SSOP封裝的超外差ASK接收機；具有-114dBm的高靈敏度，高于50dB的用戶可選擇中心頻率鏡像抑制并可選擇3.3V或5V電源工作電壓。在關斷模式下電流低于1.5mA,接收時電流為5.2mA；數據速率達100kbps；從關斷模式到有效數據輸出的過渡時間小于250μs 。
MAX1473包含一個一級自動增益控制（AGC）電路，在射頻輸入信號功率大于-57dBm時，可降低低哭聲放大器（LNA）35dB的增益。接收機使用帶有接收信號強度指示（RSSI）的10.7MHz中頻濾波器，內置片上集成的鎖相環與VCO、基帶數據恢復電路。
在原理圖設計時，為提高系統的靈敏度，要特別注意天線、低哭聲放大器（LNA）和晶振的適配，如圖3中標有1、2、3的三處。
3 PCB板設計
高頻信號很容易由于幅射而產生干擾，導致振鈴（ringing）、反射（reflection）串擾(crosstalk)等；而RF電路對此又特別敏感，因此在PCB板設計時，必須加以重視。為此電源設計時，應在條件許可下采用多層板，提供專用的電源層和地線層。如采用電源總線方式，應盡可能地加粗電源線和地線；盡量減少板上的通孔（包括插件元件的引腳、過孔等）；多增加一些地線；分開模擬電源與數字電源；隔離敏感元件；在信號線邊上可放置電源線，以最小化信號環路面積，減少環路數量。傳輸互布線應盡量滿足以下規則：避免傳輸線阻抗不連續（阻抗不連續點是傳輸先突變點，如直拐角、過孔等，它將產生信號的反射。為此，布線時應避免走線的直拐角，可采用45°角或弧線走線，盡可能地少用孔）；不要用樁線。其次，要減少串擾。串擾是信號間產生的耦合，分容性串擾和感性串擾兩種，通常感性串擾遠大于容性串擾。串擾可通過一些簡單的辦法抑制：①由于容性串擾和感性串擾的大小隨負載阻抗的增大而增大，所以應對串擾引起的干擾敏感信號進行適當的端接。②增大信號線間的距離，以減小容性串擾。③為減小容性串擾，可在相鄰信號線間插入1根地線；但須注意，此地線每1/4波長要接入線層。④對感性串擾，應盡量減小環路面積，如允許，應消除次環路。⑤避免信號共用回路。最后，隨著電路速度的提高，電磁干擾（EMI）越發嚴重，還須減小EMI。減小EMI的途徑通常有：屏蔽、濾波、消除電流環路和盡量降低器件速度。濾波通常有三種選擇：去耦電容、EMI濾波器、磁性元件。最常見的是去耦電容，去耦電容用于電源線路濾波。通常在電源接入電路板處放置一個1μF～10μF的去耦電容，以濾除低頻噪聲；在板上每個源器件的電源引腳處放置0.01μF～0.1μF的去耦電容，以濾除高頻噪聲。對去耦電容，要注意其放置位置。
4 RF芯片與MCU接口
通過RF芯片實現數據傳輸。接收端MCU采集RF芯片輸出信號通常有三種辦法：重復采樣（over sampling）、脈沖邊沿檢測（edge detection）、使用MCU的通用串行通信口（UART）。
重復采樣時，用一個三倍于比特率的速率對RF芯
片輸出信號復復采樣，采用采樣加權表。對噪音有抑制作用的，適合適應于距離要求較長、可靠性要求較高的場合；但時序要求嚴格，軟件實現時較為復雜。RF芯片與MCU接口可采用MCU的輸入輸出口。脈沖邊沿檢測使用數字信號脈沖實現同步，用RF芯片輸出信號作為MCU的中斷請求信號。中斷程序計算每一比特的采樣時間，可處理各種速率的數據流；但每比特僅采樣一次，對噪音較敏感，實現算法比重復采樣方式更復雜。RF芯片與MCU接口可采用MCU的中斷系統及輸入輸出口。
為簡化設計，可使用MCU的通用串行通信接口（UART）。UART對噪聲較敏感，但可在軟件設計中加以解決，因此通常采用這種接口形式。
5 系統傳輸距離
（1） 無線通信距離計算
這里給出自由空間傳播時的無線通信距離的計算方法。所謂自由空間傳播系指天線周圍為無限大真空時的電波傳播，是理想傳播條件。電波在自由空間傳播時，其能量既不會被障礙物所吸收，也不會產生反射或散射。通信距離與發射功率、接收靈敏度和工作頻率有關。
自由空間下電波傳播的損耗：
Los=32.44+20lgd+20lgf
Los—傳播損耗，單位dB;d—距離，單位km;f—工作頻率，單位MHz。
如一個工作頻率為433。92MHz,發射功率為+10dBm(10mW),接收靈敏度為-105dBm的系統在自由空間的傳播距離：①由發射功率+10dBm，接收靈敏度為-105dBm，得Los=115dB。②由Los、f計算得出d=31km。
這是理想狀況下的傳輸距離，實際應用中會低于該值。這是因為無線通信要受到各種外界因素的影響，如大氣、阻擋物、多徑等造成的損耗。將上述損耗的參考值計入上式中，即可計算出近似通信距離。假定大氣、遮擋等造成的損耗為25dB，可以計算得出通信距離為：d=1.7km。
（2） 增加無線通信距離
在工作頻率固定的情況下，影響通信距離的主要因素有：發射功率、接收/發射天線增益、傳播損耗、接收機靈敏度等。對設計者而言，有的因素是無法選擇、改變的，如傳播損耗、多徑損耗、路徑損耗、周圍環境吸收等；而有的因素是設計者可以控制的，如發射功率、接收/發射天線增益、接收機靈敏度等。通過調整這些因素，可增加無線通信系統的傳輸距離。為增加傳輸距離，設計者常會想到增加發射功率。但增加發射功率會帶來一些不利因素。如：由于功率放大器的轉換效率低，增加發射功率會大大增加系統的功耗，這對嵌入式系統來說是很不利的；加大發射功率會產生較大的諧波干擾和噪聲，并對通信信道產生其它影響，有時反而會影響通信距離。因此，在嵌入式系統中并不提倡采用增加發射功率的辦法來增加傳輸距離。增加傳輸距離的比較好的辦法是，增加接收/發射天線增益一般是選用高增益天線。采用高增益天線具有集成天線、體積小、成本低，實現簡單，無需增加額外功耗和元器件等優點。
結語
對一完整的無線系統而言，還有天線設計、MCU及外圍電路設計等。此外，由于射頻鏈路的可靠性、誤碼率（BER，Bit Error Rate）等都比常規有線系統高幾個數量級，因此，嵌入式短程無線通信系統一定要加強系統測試，特別是系統誤碼率（BER）的測試。要把贊成過多誤碼的背景哭聲點找出來，提高系統的性能。限于篇幅，本文不過夜此類問題。
摘要：從理解產品要求和設計局限出發，講述智能網絡設備的通信部件和協議。通過全盤考慮存儲器執行訪問速度、網絡、重啟各種因素對整個設計的影響，提高產品的設計成功率。 關鍵詞：嵌入式系統 100Base-T MBPS RTOS
引言
嵌入式系統設計帶來了與傳統系統設計全然不同的挑占。其中包括從處理器和存儲器的選擇到產品環境的考慮。在理解產品設計的許多復雜方面和影響后，呵以直接提高產品設計成功的幾率，對于設計者，僅僅了解需要什么部件來完成一個設計是不夠的，還要考慮部件之間如何交互、何種要素會帶來影響和設計的產品將在何種環境中運行等問題。
本文試圖用合適的視角來盾待這些問題，為設計工程師們提供指導和幫助，從所有的層面上幫助它們為今后的設計項目做更好的準備。
1 理解產品要求和設計局限
在創造一個智能的網絡化設備時，第一步是要理解這個嵌入式產品本身內含的規格要求，大同小異不僅僅是產品的功能要求。基本的元素，如處理器類型，會對吞吐量、可裁剪性和開發周期的長短產生廣泛的影響。這一點一定在事先就了然于胸。同樣重要的成本，因為多數嵌入式產品對成本是敏感的。因此，材料清單的成本需要比傳統設計低很多。典型的具有以太網能力的嵌入式產品生產的材料清單的花費為$45～$100元。這些限制要求對性價比做很好的分析。
對于串口、USB、I2C接口的設計決定也會對性價比產生影響。找到帶集成接口的處理器并不難，比如帶以太網口、串口、USB及其它接口。在合適的價位找到這樣的處理器，并且還能提供產品的可裁剪性，就不那么容易了。
還有2個重要的事項有時會被忽略，就是電源要求和溫度潿。如果產品是電池供電，要考慮系統所有部件的電流消耗；如果產品本身要求滿足工業級溫度要求，那么這個盒子中的所有部件都要是工業級的。最后一點，由于本文的焦點在硬件，需要記住，產品可裁剪性取決于軟件。
除了辨別一個產品的功能要求外，對于該產品功能環境的理解也同樣重要。這個產品將在何處度過它的整個生命周期，那里的環境是否有特殊性？這樣的問題，設計者可以利用環境的先天優勢，同時為最壞的情形做打算。如考慮暴露情況、環境污梁情況、溫度極限和更多的將影響性能和潛在的生命周期的情況。
人機交互同樣是重要因素。如程序改動的頻繁度、產品可能維護計劃等。一定要關注技術環境。比如，如果一個智能網絡設備接到一個局域網上，相關的信息流量會如何影響周圍的設備？如果該產品是一個串口到以太網的網關，只負責從串口得到數據然后將它轉換成以太網包，反之亦然，那么不僅要考慮最大的數據延時允許網包，還要考慮有多少數據要傳送。雖然延時對許多應用不是一個主要考慮因素（如當一個產品只是不時地收集數據，定期地被取走），但在一些應用中，延時是以太網拓撲中的限制因素。在需要對緊急情況作出立即反應的地址，如工廠地面上的閥門控制、通信和反應，一定要真正實時地完成。
2 通信、部件和協議
在基于以太網網絡中有2個常用術語是10BaseT和100BaseT。為了高效地設計一個產品，理解這些術語的含義是很必要的。10BadeT和100BaseT是線速度。線速度和能占用的持續速度是不同的。通常意義上講，10BaseT線速度是10Mbit/s，100BaseT線速度是100Mbit/s。作為一個共享的資源，所有局域網上的設備都要能互相通信。因此，設備沒有能力百分之百地擁有全部的帶寬。如果真的存在這種情況，其它設備就不能進行任何通信了。由此可知，在100BaseT的連接中，設備可以用100BaseT的解碼機制進行通信，而不是維持100Mbit/s的速度。總吞吐量可以被視作理論吞吐量，而凈吞吐量可以視為實際的流量。
許多應用在設計時遵循所謂的“30%規則”。簡單講，在有其它設備共享網絡的環境中，一個設備應被設計為能使用30%的帶寬。在一個100BaseT的網絡中，這意味著30Mbit/s。很明顯，智能化設備網絡意味著設計一個嵌入式產品應用到一個已存在的網絡中。在這里，設計得必須面對此設計要素，即必須估計在這個水平上，將不得不在什么條件下進行工作。
網絡的布線費用通常是網絡中比較貴的部分。由于這個費用，許多其它介質和協議，尤其是無線，正在被研究用于承載通信。802.11和藍牙是2個無線的協議。
網絡設備本身的價格在不斷地下落。由于這個原因，許多應用著眼于現存的線路來保持以太網布線。這在樓宇控制應用系統中是很常見的。因為數公里長的485或422的線路已經存在，這些線路通常保留。因為要和樓宇控制外設進行通信。因此，應用系統作為網關，用軟件來橋接遺留的串口協議和以太網之間的通信。
如今，在許多建筑的物理布線中通常包含標準的、屏蔽或非蔽的雙絞線。不管屏蔽的還是非屏蔽的，雙絞線在抗電磁干擾上是很有效的。基本的差別在于（不比較成本）屏蔽的雙絞線能提供更好的噪音保護。除了從設施中現有部件產生的噪音外，比如電力線、變壓器和發電機等，線路自身的數據傳輸也會產生噪音。這一情況使得安裝和調試一個新硬件成為一種挑戰。在最壞情況下的可能影響，包括從傳輸燈亮時網絡的不穩定，到高速傳輸數據時的數據錯誤。
一種特殊級別的雙絞線名叫5類電纜，可以用于許多普通雙絞線難于應付的情況。5類線支持100Mbit/s數據傳輸，而出錯概率很低。光纖線路也在以太網絡中得到應用，特別是在電磁干擾敏感的環境中，光纖是抗電磁干擾的，沒有輻射，防竊聽，完全適合極高速率的數據傳輸。
需要強調的是，以太網拓撲與其它網絡拓撲相比是非常不一樣的。拓撲選擇將影響布線的費用。以太網不是基于多跳的網絡，比如10Base-2的雛菊鏈網。以太網拓撲組成的是星狀的配置。星上的每一個設備在物理上要么連在一個集線器上，要么連在一個交換機上。在以太網上，一個設備與另一個設備的通信起處于發送設備端，然后到它連接的集成器或交換機。
以太網有2種基于類型：平面式和多層結構式。在一個平面式的以太網，連接在一個集線路上的所有設備可以看到這個集線器接角到的所有數據包。這還包括相互連接在一起的集線器上的所有設備。在多層結構式以太網中，由于集線路之間由交換機連接，只有連接在一個集一器上的設備可以看到那些包，此外，交換機還能決定哪些設備可以看到包，而哪些不能。
值得注意的是，不管是平面式還是多層結構式，以太網一個共同的好處是不會受故障設備所牽連；而在雛菊鏈網絡中，一旦1個網絡設備貪婪工作，其它網上設備的通信就無法進行了。在以太網的多層結構網中，數據沖突被最小化了。但它的最大不足就是線路總量和安裝總費用增加了。3 存儲器的考慮
對一個系統來講，選擇RAM是設計的一個很重要的方面，它會影響到產品的使用環境以及產品的全面的功能需求。應用本身往往會確定使用何種存儲器。其它因素和成本、實性、產品穩定性也會影響RAM的選擇。靜態RAM以使用方便和速度快而著稱。例如，SRAM的脈沖，通常由1個2-1-1-1的周期組成，意味著它要用2個時鐘周期來取第1個長字，然后每1個時鐘周期取1個。在設計中，SRAM也易于實現。受限制的因素包括低密度的封裝以及較高的價格。
EDORAM和DRAM在老一點的設計中徑常見到。但由于這些類型的RAM曼慢被淘汰，現在很少能見到了。而且,EDORAM很難找到適合嵌入式設計的通用密度（1、2或8MB）。
SDRAM是今天的智能網絡設備中最常見的RAM。SDRAM可用性很好，與SRAM相比，每兆字節的成本比也不錯。處理器易于和SDRAM交互，而且SDRAM也能提高效率。SDRAM的脈沖周期如果為3-1-1-1，但SDRAM第1個指令獲取之后，每下一個獲取必須與時鐘的上升沿步。DRAM在信號產生上有很地址和列地址之分。行地址和列地址在DRAM類型中都要給出來定位一個存儲器地址。DRAM還有刷新周期，SDRAM有列地址延遲的值，以及需要存儲器控制器控制的其它信號。在處理器中集成一個SRAM、DRAM和SDRAM的控制器在做嵌入式設計時絕對會讓你受益非淺。
許多處理器需要一個負責內存遇像保存和程序執行的外部存儲器子系統。對于映像存儲，許多設備使用Flash。Flash有2個大的供應商AMD和Intel。Flash本身與RAM來講是相對較慢的，因此，多數應用中，程序在Flash中的執行效率不高——特別是在實時應用中。在大多數的設計中，16位的Flash用來降低成本，而通過在RAM中執行映像文件，這種結構被采用后可以不影響產品的運行。
另一種非易失內存為電可擦除可編程只讀存儲器。EEPROM在許多應用中被用于為設備保存配置信息。這些參數通常至少包括MAC地址和IP地址。其它參數可包括子網掩碼、序列號、網關、波特率或其它板級參數。EEPROM可以作為一個簡單靜態RAM類型設備來被設置和訪問。雖然EEPROM通常很慢，但它一般不會影響到嵌入式設備，因為它的主要用途是在啟動時提供參數。為了高效地選取Flash適應產品，Flash的密度要決定好。決定一個系統中Flash的大小，實際上就決定了設備的材料消耗費（BOM）。在Flash的問題上界限要很好地劃定：太少，則限制了軟件角度上的可裁剪性；太多，則為產品帶來了成本上不必要的增加。
4 增加價值的特性
許多工程開始就有一些限定的要求——使一個產品更快地投放市場和保持一個合理的成本。當產品經受住市場的考驗時，產品修正需要從現存的硬件得到支持。這包括了在保證了附加軟件的設計中，能增加價值的特性。
錄找一個TCP/IP層內存需求羅小的操作系統，有助于將材料成本保持在一個較低的價位，因為它對內存的需求減少了。比如，使用NetSilicon的NET+OS集成的硬件和軟件解決方案，操作系統和棧基本上只占用240 KB的內存。加上Web服務器和FTP服務器，整個系統只需310KB就可以啟動了。
當有嵌入式Web服務器的時候，對于Web頁面的構建需要仔細考慮。普通的頁面設計，用來控制和監視，350KB以內的Flash仍能滿足使用。但當動態的GIF文件、復雜的徽標和JPEG文件被引進時，內存的需求會急劇增加。許多設計帶FTP、HTTP和Email功能，加上客戶的應用，0.5MB甚至更少的Flash仍然放得下。放1MB的Flash在板子上可以在板子不用重新設計布線的情況下增加有意義的特性。
RAM用來執行指令和數據儲存。因此，最小的RAM也要是Flash的大小加上數據內存和以太緩沖區的大小。有其它能影響RAM大小的考慮，比如，產品要不要在線升級。在有的機制中，比如NetSilicon公司的Net+Works方案提供的FTP可升級特性，RAM的大小需要是程序映像大小的2倍。比如，剛提到的FTP實現需要的一個保存新程序的緩沖區。這個緩沖區會通過網絡接收1個新的映像文件，然后將它保存在RAM的1個區里。升級例程然后會將新映像燒到Flash中。因此，在這個例子中，內存需求的增加包括可執行代碼的大小、另外增加的用于暫時保存升級程序的緩沖區以及為數據和網絡緩沖區增加的空間。
最后，堆的大小一定要考慮，堆的大小會有很多職能，如對每一個Socket連接分配內存。具體的例子，如NET+OS中，每一個Socket連接需要大約400字節。在這種情況下，通常用將執行文件大小加倍的方案來確定RAM的大小。
5 執行、訪問和速度
在Flash中執行，對許多低端應用來說并不壞。如一個簡單的串口到以太網的網關設備，在Flash中運行通常不需要性能上的補償。有一些處理器，如NET+ARM，可以利用內部產生的與Flash相關的信號來獲得效率。例如，對于一個16位的AMD Fash設備，Flash的片選可以接地，從而在100%的時間內，它都是活動的。當電源可以承擔這樣的消耗，此特性可以提高Flash的效率。寫使能和輸出使能信號可以直接從處理器得到。例如，NET+ARM處理器有5個可用的片選。一個普通的寫使能和輸出使能存在于內存外設中。片選0通常用于Flash。我們不將NET+ARM的片選0接到Flash上，也就是不用NET+ARM的片選0的輸出使能和寫使能。與此對應，將Flash上的片選使能接地，而同時寫使能和輸出使能用NET+ARM的26、27地址線來驅動。這樣，數據有效是依賴輸出使能而不是片選使能。從而，就可以繞過與Flash設備相關的幾個慢速訪問周期。
除了理解不同的類型和內存需求，找到正確的內存大小依賴于內存允許的訪問時間。內存速度直接影響傳輸率性能，而傳輸率直接影響到處理器能處理多少數據。內存慢導致取指令慢，接著就降低了整個產品效率。理解這些產品需求中的依賴性對建造一個嵌入式產品是必不可少的。要理解內存速度的需求，需要對NET+ARM了解得更詳細一些。NET+ARM的系統周期在它的總線主控制者之間共享。也就是說，系統時鐘周期在ARM7內核和內部10通道的DMA控制器之間分享。在這樣的設計中，ARM內核每得到一個時鐘周期，DMA也同樣得到一個時鐘周期，在將總線交回下一個控制者之間，總線主控制者被允許可以突發至4個長字。
下一個較關鍵的性能是時鐘速度。NET+ARM通常使用33MHz的時鐘。這樣就給它的處理時間差據周期的單位數，將結果乘上30ns，再將所得結果乘2，就得到了整個系統時鐘周期的時間。請注意每一個總線控制者都可以突發至4個字長或16個字節。整個系統周期基本上是ARM、DMA1、ARM、DMA2，依次類推。我們看一下DMA通道1（以太網接收通道），可以簡單地將每個系統周期移動16個字節轉換成每秒多少兆字節。
除了Flash，附加的NVRAM有時會被忽略。許多RTOS廣商推薦使用一些如EEPROM的小型NVRAM設備來存儲配置信息。為了增強易用性，NetSilicon推薦用EEPROM來保存如MAC地址、序列號、IP地址一類的設備配置。當產品的IP地址或配置設定被改動時，程序可以簡單地將新的值寫到EEPROM中，而不需要保
存配置信息的Flash的該扇區重新擦寫。由于需要的EEPROM的容量通常較小，使用的NVRAM設備也是小設備。在NetSilicon公司的NET+ARM開發包中，有針對MAC地址、IP配置、序列號的程序。利用這些工具可以大大地節省時間和開發精力。板級部件之間的通信有一個通用的機制是內存映射。處理器通常有一個系統總線，由地址和數據總線組成，它們都會被用來與外設進行通信。內存，如Flash和SDRAM，一般會駐留在處理器的系統總線上。其它的外圍部件，如FPGA、LCD顯示、編碼器、其它類型的設備等，也會需要添加到這個總線上。
這一類型的實現通常有2個原因：效率和易用性。與許多其它類型的接口比較，系統總線上的效率是非常重要的。需要慎重考慮的是，究竟是何種其它外設是通過系統總線進行通信的。如果有許多高帶寬的部件要進行通信，那么總線爭用就會出現。從易用性角度出發，所有系統總線上的設備基本上類似于內存。使用智能的內存處理器，可以使得應用的硬件之間的通信容易得如同訪問一內存區。
緩存的概念，就是檢查每一次內存訪問，看它是否在緩沖區中。如果不是，一個常規的內存訪問會進行。如果該地址出現在在緩沖區中，指令或數據會直接在緩存中存取，而不需要嘗試總線來進行外部的訪問。這樣一來，DMA控制器就可以繼續使用總線而ARM內核直接從緩存控制器中取得指令。
6 其它網絡因素
以太網通信所需的包含MAC、PHY、1個電壓轉換器和1個連接器。選擇一個集成了MAC的處理器是非常有益處的，因為許多設計部件減少了。
在有外部MAC的情況下，有時附加的內存是需要的。通過集成MAC，系統的成本也會跟著降低。MAC的主要任務包括處理以太網上的沖突情況。當偵測到一個沖突時，MAC會將包放入發送單元，一直到將包發送出去為止。
許多應用為了與其它外設進行通信，既需要內部接口，也需要外部接口。內部接口通常是部件之間通信板級接口。許多情況下，處理器的系統總線會用來為外設做內存映射，比如USB、LCD、FPGA、MPEG編碼器等。GPIO（通用I/O）可以用來構造像串行EEPROM的接口設備。除了外部設備（如硬盤或相機）的接口，還可以用來做部件通信相關設備（如Modem、CODEC）接口。
對于很多類型的產品和部件，串行接口是常見的。串行拓撲，如RS232、422、485，在與外部設備通信時經常用到。用到485的有2個主要市場：工業自動化和樓宇控制。而現在以太網成了很多應用的常見連接方式，就像過去串行、并行連接一樣。無線以太網又增添了遠程的應用和功能，使得以太網可以延伸到那些不可能布線或布線成本太高的地點。802.11和藍牙技術正在被不斷地改進。
7 重啟
重啟也是設計中的關鍵因素。理解什么類型的重啟可用，它們將對系統產生保種影響，以幫助設計者利用特定的情況。在NET+ARM芯片中，有5種重啟可以使用：加電重啟、通過RESET引腳的硬重啟、看門狗重啟、ENI重啟和軟件重啟。
ENI重啟允許NET+ARM被一個外部處理器重啟。這是在NET+ARM作為一個協處理器負責網絡通信的情況下使用的。加電重啟、硬重啟和看門狗重啟都會導致NET+ARM內部模塊重啟。但ENI重啟卻不會影響到NET+ARM的內存控制器和ENI模塊本身。軟件重啟不會影響ARM處理器、ENI和內存模塊。通過了解可用的重啟類型，就可以在得啟個別部分時無須影響到整個系統。
有2點本文沒有討論，分別是電源的穩定性和設備失效后的恢復。當系統中只有一閃存設備時（在成本敏感的設計中往往如此），如果電源失效，閃存就會癱瘓。這種情況如果發生，就得被迫用另外的方式來訪問處理器。在NET+ARM的設計中，可選的方式包括JTAG連接，它允許編程者獲得處理器的控制來糾正閃存中映像。
8 結論
最有效的系統設計一定要看到未來的發展并有所計劃。近年來的半導體發展就反映了這個趨勢。1μm的半導體處理技術被分別由0.8、0.5、0.35、0.25和0.18μm處理技術代替。每一次處理尺寸的縮小，就帶來相關價格的降低和實現性能的提高。例如，早期的NET+ARM設計使用NET+12，現在就可以被NET+40或NET+50所代替。
如果設計得當，了解產品發展的未來路線和得到NetSilicon公司為客戶所做的硬件設計檢查，使用NET+ARM做設計時如果保證了這三點因素，客戶就可以選擇不同的NET+ARM產品而使用相同的板子。另外，額外的內存和部件的布局設計也可以增加，確保整個系統的設計更通用、能堅持更長的使用時間。通過了解產品需求、理解產品環境、精心選擇部件、利用集成的方案、在為今天的需求設計產品時能為明天的改進計劃出相應的路線，聰明的設計者可以最大限度地發揮產品的功效。這些因素會幫助你的設計和產品獲得成功。
引 言
隨著單片機的頻率和集成度、單位面積的功率及數字信號速度的不斷提高,而信號的幅度卻不斷降低,原先設計好的、使用很穩定的單片機系統,現在可能出現莫名其妙的錯誤,分析原因,又找不出問題所在。另外,由于市場的需求,產品需要采用高速單片機來實現,設計人員如何快速掌握高速設計呢?
硬件設計包括邏輯設計和可靠性的設計。邏輯設計實現功能。硬件設計工程師可以直接通過驗證功能是否實現,來判定是否滿足需求。這方面的資料相當多,這里就不敘述了。硬件可靠性設計,主要表現在電氣、熱等關鍵參數上。我將這些歸納為特性阻抗、SI、PI、EMC、熱設計等5個部分。
1 特性阻抗
近年來,在數字信號速度日漸增快的情況下,在印制板的布線時,還應考慮電磁波和有關方波傳播的問題。這樣,原來簡單的導線,逐漸轉變成高頻與高速類的復雜傳輸線了。
在高頻情況下,印制板(PCB)上傳輸信號的銅導線可被視為由一連串等效電阻及一并聯電感所組合而成的傳導線路,如圖1所示。只考慮雜散分布的串聯電感和并聯電容的效應,會得到以下公式:
式中Z0即特性阻抗,單位為Ω。
PCB的特性阻抗Z0與PCB設計中布局和走線方式密切相關。影響PCB走線特性阻抗的因素主要有:銅線的寬度和厚度、介質的介電常數和厚度、焊盤的厚度、地線的路徑、周邊的走線等。
在PCB的特性阻抗設計中,微帶線結構是最受歡迎的,因而得到最廣泛的推廣與應用。最常使用的微帶線結構有4種:表面微帶線(surface microstrip)、嵌入式微帶線(embedded microstrip)、帶狀線(stripline)、雙帶線(dual-stripline)。下面只說明表面微帶線結構,其它幾種可參考相關資料。表面微帶線模型結構如圖2所示。
Z0的計算公式如下:
對于差分信號,其特性阻抗Zdiff修正公式如下:
公式中:
——PCB基材的介電常數;
b——PCB傳輸導線線寬;
d1——PCB傳輸導線線厚;
d2——PCB介質層厚度;
D——差分線對線邊沿之間的線距。
從公式中可以看出,特性阻抗主要由、b、d1、d2決定。通過控制以上4個參數,可以得到相應的特性阻抗。
2 信號完整性(SI)
SI是指信號在電路中以正確的時序和電壓作出響應的能力。如果電路中的信號能夠以要求的時序、持續時間和電壓幅度到達IC,則該電路具有較好的信號完整性。反之,當信號不能正常響應時,就出現了信號完整性問題。從廣義上講,信號完整性問題主要表現為5個方面:延遲、反射、串擾、同步切換噪聲和電磁兼容性。
延遲是指信號在PCB板的導線上以有限的速度傳輸,信號從發送端發出到達接收端,其間存在一個傳輸延遲。信號的延遲會對系統的時序產生影響。在高速數字系統中,傳輸延遲主要取決于導線的長度和導線周圍介質的介電常數。
當PCB板上導線(高速數字系統中稱為傳輸線)的特征阻抗與負載阻抗不匹配時,信號到達接收端后有一部分能量將沿著傳輸線反射回去,使信號波形發生畸變,甚至出現信號的過沖和下沖。如果信號在傳輸線上來回反射,就會產生振鈴和環繞振蕩。
由于PCB板上的任何兩個器件或導線之間都存在互容和互感,因此,當一個器件或一根導線上的信號發生變化時,其變化會通過互容和互感影響其它器件或導線,即串擾。串擾的強度取決于器件及導線的幾何尺寸和相互距離。
信號質量表現為幾個方面。對于大家熟知的頻率、周期、占空比、過沖、振鈴、上升時間、下降時間等,在此就不作詳細介紹了。下面主要介紹幾個重要概念。
①高電平時間(high time),指在一個正脈沖中高于Vih_min部分的時間。
②低電平時間(low time),指在一個負脈沖中低于Vil_max部分的時間,如圖3所示。
③建立時間，指一個輸入信號(input signal)在參考信號(reference signal)到達指定的轉換前必須保持穩定的最短時間。
④保持時間(hold time),是數據在參考引腳經過指定的轉換后,必須穩定的最短時間,如圖4所示。
⑤建立時間裕量，指所設計系統的建立時間與接收端芯片所要求的最小建立時間的差值。
⑥保持時間裕量(hold argin),指所設計系統的保持時間與接收端芯片所要求的最小保持時間之間的差值。
⑦時鐘偏移(clock skew),指不同的接收設備接收到同一時鐘驅動輸出之間的時間差。
⑧Tco(time clock to output,時鐘延遲),是一個定義包括一切設備延遲的參數,即Tco=內部邏輯延遲 (internal logic delay) + 緩沖器延遲(buffer delay)。
⑨最大經歷時間(Tflightmax),即final switch delay,指在上升沿,到達高閾值電壓的時間,并保持高電平之上,減去驅動所需的緩沖延遲。
⑩最小經歷時間(Tflightmin),即first settle delay,指在上升沿,到達低閾值電壓的時間,減去驅動所需的緩沖延遲。
時鐘抖動(clock jitter),是由每個時鐘周期之間不穩定性抖動而引起的。一般由于PLL在時鐘驅動時的不穩定性引起,同時,時鐘抖動引起了有效時鐘周期的減小。
串擾(crosstalk)。鄰近的兩根信號線,當其中的一根信號線上的電流變化時(稱為aggressor,攻擊者),由于感應電流的影響,另外一根信號線上的電流也將引起變化(稱為victim,受害者)。
SI是個系統問題,必須用系統觀點來看。以下是將問題的分解。
傳輸線效應分析:阻抗、損耗、回流……
反射分析:過沖、振鈴……
時序分析:延時、抖動、SKEW……
串擾分析
噪聲分析:SSN、地彈、電源下陷……
PI設計:確定如何選擇電容、電容如何放置、PCB合適疊層方式……
PCB、器件的寄生參數影響分析
端接技術等
3 電源完整性PI
PI的提出,源于當不考慮電源的影響下基于布線和器件模型而進行SI分析時所帶來的巨大誤差,相關概念如下。
電子噪聲,指電子線路中某些元器件產生的隨機起伏的電信號。
摘要：變壓器的冷卻裝置是將變壓器在運行中由損耗所產生的熱量散發出去，以保證變壓器可以安全正常的運行。本文所進行的主要優秀部分就是對控制模塊進行的設計，其中包括了可以對主變壓器風扇投入與切除的溫度范圍進行自行設定，也可以按照用戶的要求而變化。
關鍵詞：變壓器；冷卻控制系統；硬件
1變壓器冷卻控制系統控制模塊的設計總體思想
本文所進行的就是對變壓器冷卻控制系統控制器模塊進行設計，其中包括了可以對主變壓器風扇投入與切除的溫度范圍進行自行設定，也可以按照用戶的要求而變化。在傳統控制方式中，風扇投切的溫度限制值是不能改變的，此外，風扇電機的啟動和停止溫度有一余量，不像傳統的控制方式中是一個定值，避免了頻繁啟動的缺陷，此外還有運行、故障保護及報警等信號的顯示及其與控制中心或調度中心的通訊，上傳這些信息，如變壓器油溫、風扇運行狀態有無故障等。至于風扇的分組投切設置是為了節約電能，具有一定的經濟意義，但這個分組數不宜過多，以免控制復雜，且散熱效果不佳。
控制器主要由at89cs1單片機、a/d轉換器、鍵盤控制芯片，輸出模塊、通訊模塊以及自動復位電路等組成，其中單片機是控制器的優秀，aid轉換器是把輸入信號轉換為數字信號。
2變壓器風扇控制系統的硬件接線
基于以上的要求，我們設計的風扇控制器的硬件線路圖如下頁圖1所示。變壓器風扇控制中對控制模塊進行改進是本文研究的重點，其中包括主要芯片的選用以及一些抗干擾元件的使用。所以在本章節中，我們重點將要介紹變壓器風扇冷卻控制模塊中的主要硬件芯片的作用、選用以及它們之間的連接力一法。
（1）單片機at89c51（如圖1）。
at89c51是atmel公司生產的一種低功耗，高性能的8位單片機，具有8k的flash可編程只讀存儲器，它采用atmel公司的高密度不易丟失的存儲器技術，并且和工業標準的80c51和80c52的指令集合插腳引線兼容，其集成的flash允許可編程存儲器可以在系統或者通用的非易失性的存儲器編程中進行重新編程。at89c51集成了一個8位的cpu， 8k的flash。256字節的edam， 32位的i/0總線。三個16字節的定時器/計數器，兩級六中段結構，一個全雙工的串行口，振蕩器及時鐘電路。at89c51是完成系統的數據處理和系統控制的優秀，所有其它器件都受其控制或為其服務。
在本文中，經過tlc 1543 a/d轉換器后輸出的數字量輸入到at89c51單片機中，同時在進行了溫度參數的設置以后，進行它的輸出控制，其中包括了變壓器的溫度顯示、狀態顯示、以及聲音報警設備等等，也就是我們所研究的變壓器冷卻控制系統的優秀部分。
（2）變壓器的溫度采集及溫度處理模塊。在變壓器的風扇冷卻自動控制系統中，第一步進行的就是對變壓器上層油溫進行的溫度采集工作。變壓器的溫度采集是由變壓器的溫度控制器來實現的，其中包括鉑電極、傳感器以及變送器。經過溫度控制器輸出的信號進入變送器，變送器送出一個4一20毫安的電流信號，然后將此電流信號通過控制芯片上的電阻元件實現電流電壓信號的轉換，轉換后的電壓是在0.4一2（伏特）之間，然后將此電壓信號輸入到tlc 1543數模轉換器，進行信號處理。變送器輸出信號有電流和電壓信號兩種，考慮到變壓器安裝的位置（室外）距本控制裝置（室內）有一定的距離，電流信號不易損失，故選擇了4一20毫安的電流信號。
（3）11通道10位串行a/d轉換器丁lc1543。
tlc1543 a/d轉換器是美國ti公司生產的眾多串行a/d轉換器中的一種，它具有輸入通道多、轉換精度高、傳輸速度快、使用靈活和價格低廉等優點，是一種高性價的模數轉換器。tlc 1543是cmos，10位開關電容逐次逼近模數轉換器。它有三個輸入端和一個3態輸出端：片選（cs），輸入/輸出時鐘（i/0 clock），地址輸入和數據輸出（dataout）。這樣通過一個直接的四線接口與卞處理器或外圍的串行口通訊。片內還有14通道多路選擇器可以選擇11個輸入中的任何一個三個內部自測試（self-test）電壓中的一個。
（4）bc7281 128段led顯示及64鍵鍵盤控制芯片。
bc7281是16位led數碼管顯示器鍵盤接口專用控制芯片，通過外接移位寄存器（典型芯片如74hc164， 74ls595等），最多可以控制16位數碼管顯示或128支獨立的led。 bc7281的驅動輸出極性及輸出時序均為軟件可控，從而可以和各種外部電路配合，適用于任何尺寸的數碼管。
bc7281各位可獨立按不同的譯碼方式譯碼或不譯碼顯示，譯碼方式顯示時小數點不受譯碼影響，使用方便；bc7281內部還有一閃爍速度控制寄存器，使用者可隨時改變閃爍速度。
bc7281芯片可以連接最多64鍵c8*8）的鍵盤矩陣，內部具有去抖動功能。它的鍵盤具有兩種工作模式，bc7281內部共有26個寄存器，包括16個顯示寄存器和10個特殊（控制）寄存器，所有的操作均通過對這26個寄存器的訪問完成。
bc7281采用高速二線接口與mcu進行通訊，只占用很少的i/o資源和主機時間。
bc7281在本系統中主要用于驅動變壓器溫度顯示的led以及顯示風扇運行狀態的指示燈。
前已提及，bc7281芯片內部共有26個寄存器，包括16個顯示寄存器和10個特殊功能寄存器，共用一段連續的地址，其地址范圍是ooh-19h，其中ooh-ofh為顯示寄存器，其余為特殊寄存器。
（5）使用max232實現與pc機的通訊。
①max232芯片簡介
max232芯片是1viax工m公司生產的低功耗、單電源雙rs232發送/接收器，適用于各種e工a-232e和v.28； v.24的通信接口，1viax232芯片內部有一個電源電壓變換器，可以把輸入的+5v電源變換成rs-2320輸出電平所需±10v電壓，所以采用此芯片接口的串行通信系統只要單一的+5v電源就可以。
我們的設計電路中選用其中一路發送/接收，rlou t接mcs一51的rxd ， t 1工n接mcs一51的txd， tlout接pc機的rd，rl工n接pc機的td1。因為max232具有驅動能力，所以不需要外加驅動電路。
系統中使用了此技術之后就實現了變壓器風扇冷卻系統的遠程控制，工作人員可以在控制室對冷卻系統進行控制，可以達到方便、準確、快捷的日的，這也是我們對傳統的風扇冷卻控制系統而做的一個重要的改進。
②串行通訊
在此實現中，我們必須要對mcs-51串行接日和pc機串行接日的串行通訊要有一定的了解，串行通信是指通信的發送方和接收方之間數據信息的傳輸是在單根數據線上，以每次一個二進制位移動的，它的優點是只需一對傳輸線進行傳送信息，囚此其成本低，適用于遠即離通信；它的缺點是傳送速度低；串行通信有異步通信和同步通信兩種基本通信方一式，同步通信適用于傳送速度高的情況，其硬件復雜；而異步通信應用于傳送速度在50到19200波特之間，是比較常用的傳送方式，本文中使用的就是異步通訊方式。
（6）“看門狗”電路ds1232
在系統運行的過程中，為了避免因干擾或其他意外出現的運行中的死機的情況，“看門狗電路”ds1232會自動進行復位，并且能夠重讀eeprom中的設置，以保證系統可以安全正常的運行。
美國dallas公司生產的“看門狗”（watchdog）集成電路ds1232具有性能可靠、使用簡單、價格低廉的特點，應用在單片機產品中能夠很好的提高硬件的抗干擾能力。
ds1232具有以下特點：
①具有8腳dip封裝和16腳soic貼片封裝兩種形式，可以滿足不同設計要求；
②在微處理器失控狀態卜可以停止和重新啟動微處理器；
③微處理器掉電或電源電壓瞬變時可自動復位微處理器；
④精確的5%或10%電源供電監視；
在本變壓器冷卻控制系統中，ds1232作為一定時器來起到自動復位的作用，在ds1232內部集成有看門狗定時器，當ds1232的st端在設置的周期時間內沒有有效信號到來時，ds1232的rsr端將產生復位信號以強迫微處理器復位。這一功能對于防止由于干擾等原因造成的微處理器死機是非常有效的，因為看門狗定時器的定時時間由ds1232的td引腳確定，在本設計中，我們將其td引腳與地相接，所以定時時間一般取為150ms。
3結論
本裝置實現了通過單片機自動控制冷卻器的各種運行狀態并能精確監測變壓器的油溫和冷卻器的各種運行、故障狀態，顯示了比傳統的控制模式的優越性。（1）能夠對變壓器油溫進行監測與控制；（2）實現了變壓器冷卻器依據不同油溫的分組投切，延長了冷卻器的使用壽命，有較好的經濟意義； （3）實現了冷卻系統的各種狀況，如油溫、風扇投切和故障等信息的上傳，便于值班員、調度員隨時掌握情況。
由于固態繼電器實現了變壓器的無觸點控制，解決了傳統的控制回路的弊端，同時此控制裝置具有電機回路斷相與過載的保護功能。由于使用了單片機，因而具有一定的智能特征，實現了油溫、風扇的投入、退出和故障等信號的顯示以及上傳等。通過實際運行表明，該裝置的研制是比較成功的。但今后，我們還應該對固態繼電器本身的保護進行一些研究，以免主回路因電流過大而造成固態繼電器的損壞，以使變壓器風扇冷卻控制回路更加完善。
【摘 要】采用ti公司的tms320dm642型號dsp作為圖像處理的算法實現平臺，選用xilinx公司的xc95144作為圖像采集的時序分配控制器件，在此硬件基礎上擴充了sdram實現了圖像的存儲，從而實現了圖像時實處理。實際應用證明，此方法達到了高速、實時、識別率高的要求。
【關鍵詞】tms320dm642；圖像采集系統；vport接口；dsp
圖像采集系統在日常生活、軍事、工業生產、科研中的作用越來越大.而紙幣清分、目標跟蹤、干線交通監視等應用也極大地促進了實時圖像處理技術的發展。tms320系列為代表的高性能dsp在實時圖像處理中也獲得了廣泛應用[1]，由于圖像處理的數據量大，數據處理相關性高，并且具有嚴格的幀、場時間限制， 如果能通過對dsp和cpld進行軟件編程來控制數據采集頻率，充分發揮其性能就成為提高整個系統性能的關鍵。本文介紹的是基于tms320dm642的一種圖像采集方法[2]。
1 硬件設計整體結構
紙幣圖像識別需要依賴于一個穩定可靠、實時性高、抗干擾能力強的硬件系統，這樣才能夠減輕識別算法的負擔，更好的實現整個系統的性能。紙幣圖像識別的整個系統硬件結構框圖如圖1：
從圖中可以看到：接口電路以上的部分為紙幣圖像識別系統，以下部分為主控部分。紙幣圖像采集系統又分成圖像采集和dsp其它外設模塊部分。其中圖像采集包括光源、cis傳感器、偏值電路、放大電路、a/d變換、cpld，它所實現的功能是將紙幣通過傳感器。
采樣、量化后將數據傳給dsp的vport接口。dsp的其它模塊包括emif接口上的flash和sdram，用來實現程序和數據的存儲；i2c接口上的eeprom，用來實現參數的存儲；mcbsp接口與uart通信，這樣可以與pc機進行通信，實現實時監測；emu接口在開發過程中實現了在線仿真、調試功能。
2 圖像采集系統工作原理
圖2給出了圖像采集接線圖， 通過cis圖像傳感器采集出物體模擬圖像信號，并將其轉換為電信號，然后將放大的模擬信號經過模數轉換器ad9822轉換成為標準的數字信號， 送入cpld緩存，最后通過edma通道輸入到dsp的ram中，在dsp中進行圖像處理和識別[3]。
cpld是圖像采集的優秀，它控制了整個采集過程的時序。當主機檢測到物體后會向cpld發送一個幀同步信號syn，在此同時物體會在傳感器的垂直方向上發生移動，主機檢測到這個移動量并發送給cpld[4]，這個信號就為物體的行同步plu。
根據控制相應管腳的低電平來控制光源。sp為cis傳感器的行同步信號，cp為每個像素的時鐘同步，sig是采樣后的模擬量輸出。每當sp發生從高到低的變化，cis傳感器會檢測到這個變化，重新計算cp的個數，每收到一個cp時鐘信號，就會把相應的傳感器件采樣得到的電平通過sig管腳發送出去。
實際應用中，我們選用ad9822作為 cis圖像傳感器進行信號處理的a/d變換芯片。采用三通道運行方式，轉換頻率可以達到15msps。dsp在上電后初始化期間需要來配置a/d變換器來選擇工作模式，對ad9822內部寄存器配置采用3線制串行通信接口，當cpld檢測到了syn信號后準備進行圖像采集工作，當檢測到第一個plu信號開始采集，通過正確控制cis傳感器的sp、cp的時序可以輸出每一個像素的模擬量sig， 然后再正確控制a/d變換器的clk、adck就可以輸出實際像素的數字量用8位數據線輸出為d
0-d7，最后控制dsp的vport接口的vctl、vclk時序，把數據讀到了dsp內部[5-6]。
3 總結
本文通過分析tms320dm642和ad9822工作的特點，提出了一種新的數據采集時序設計，從而針對不同的信號能夠根據實際情況對dsp和cpld進行軟件編程來控制數據采集頻率，提高了系統實時性和穩定性。本系統應該在干線交通監視方面取得了良好的效果。本文作者創新點：本文首先分析了ad工作的時序，通過對 dsp和 cpld進行軟件編程來控制ad9822的采集速度，從而達到可以根據實際情況靈活地改變ad9822的數據采集頻率，提出了一種新的數據采集時序設計。
